募集要項
- 募集背景
- 増員
- 仕事内容
-
• DFT仕様・戦略の策定
テストカバレッジ、テスト時間、テストコストなどの目標を満たすため、DFTの設計仕様や戦略を策定・検討します。プロジェクトの要求事項や課題に対して、技術的な解決策を提案します。
• DFT実装・検証
DFTの実装および検証業務を担当し、その内容をレビューします。
• DFTタイミング制約の策定
テストクロックやScan Shift/Captureなどを考慮し、DFTに関するタイミング制約（SDC）の方針を策定・レビューします。
• テストパターンの生成・検証・デバッグ
シミュレーションや半導体テスター（ATE）で使用するテストパターンを生成し、検証・デバッグします。
• 後輩エンジニアの育成
ジュニアエンジニアへの技術指導を行います。リーダーの場合は、技術的な指導に加えてチームの業務調整も担当します。
• 関連チームとの連携
FE（フロントエンド）、BE（バックエンド）などの関連チームと連携し、チップ設計・テスト業務をスケジュール通りに完了させます。
- 応募資格
-
- 必須
-
• 電気工学、電子工学などの学士号または修士号
• DFT、デジタルIC設計、または関連分野で7年以上の経験
• DFTの実務経験
• Scan Insertion / Scan Compression、ATPG、テストパターンの検証・デバッグに関する実務経験
• リーダークラスの場合、以下を含むDFTフロー全体の実務経験
o Scan Insertion / Compression
o ATPG
o MBIST
o Boundary Scan / JTAG
o テストパターンの検証・デバッグ
o DFT Timing
• Synopsys、Cadence、Siemens EDAなどのEDAツールの使用経験があれば尚可
• RTL設計、論理合成、STA、クロック／リセット設計、ロジック検証などの経験があれば尚可
• エンジニアリングチームおよびグローバル顧客と明確かつ効果的にコミュニケーションできること
• リーダーの場合、技術指導、業務調整、計画立案、プロジェクトオーナーなどの経験があれば尚可
- 雇用形態
- 正社員
- 勤務地
- 東京都
- 年収・給与
- 600万円 ～ 999万円
- 待遇・福利厚生
- 社会保険完備
