募集要項
- 募集背景
- 事業拡大のため
- 仕事内容
-
プライム上場G／世界トップクラスシェア／フラッシュメモリの大手半導体メーカー【職務概要】NANDコントローラLSIのアーキテクチャ設計、およびデジタル回路の設計・検証業務をお任せいたします。
【職務詳細】
NANDコントローラLSIにおけるデジタル回路上流設計および検証業務を担っていただきます。
1.要求分析・アーキテクチャ設計：
・次世代通信規格(UFS等)や市場要求に基づき、システム全体の性能(高速・低電力)を最適化するためのHWアーキテクチャ設計
2.機能仕様策定：
・制御ロジック、データ転送、バッファ管理等の各ユニットにおける機能仕様の定義およびドキュメント作成
3.RTL設計：
・SystemVerilog／Verilogを用いた、 PPA(性能・電力・面積)を考慮した論理回路の実装(フロントエンド設計)
・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用
4. 検証環境を用いたRTL検証：
・UVM(SystemVerilog)フレームワークを活用した検証
【使用ツール】
・ RTL設計：Verilog HDL， System Verilog
・ 検証環境：UVM， System Verilog
・ Linux環境， プログラミング言語 (C言語， Python， Perlなど)
【業務内容変更の範囲】
その他会社が指示する業務
- 応募資格
-
- 必須
-
【必須】※以下、いずれかのご経験を5年以上有する方
■デジタル回路の論理設計(RTL設計)の経験
-Verilog HDL／SystemVerilogを用いた大規模回路の実装・コーディングスキル
■SystemVerilogを用いた検証環境の構築・実行経験
-テストベンチ、テストシナリオの作成、およびAssertionを用いた回路検証スキル
■回路の機能仕様書・設計仕様書などの技術ドキュメント作成力
-複雑な仕様を構造化し、他部門(FW、バックエンド等)と齟齬なく合意形成できる力
【尚可】
□大規模SoCの開発経験、低消費電力回路設計経験
□UVMを用いた検証環境の構築・運用
□静的検証(FPV：Formal Property Verification)やランダム検証の経験
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- -
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(2ヶ月)
- 勤務地
-
〒247-8585 神奈川県横浜市栄区笠間2-5-1
各線「大船」駅より徒歩8分
勤務地変更の範囲：会社が指定する場所
- 勤務時間
- 8時30分～17時15分（フレックスタイム制）
- 年収・給与
-
年収:550万～1260万程度
月給制：月額314000円
給与:※経験や能力を考慮して、決定します
賞与:年2回（7月、12月）※管理職採用の場合：年俸制
昇給:年1回
- 待遇・福利厚生
-
住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、独身寮、単身寮、家族社宅、財形貯蓄制度、企業年金制度
喫煙情報：屋内禁煙
- 休日休暇
- 年間休日125日(2025年度)、完全週休2日制(土日)、祝日、ＧＷ休暇、夏季休暇、年末年始休暇、有給休暇、育児休暇、 介護休暇、赴任休暇 等
- 選考プロセス
-
書類選考→一次面接→最終面接→内定
※状況により変更になる場合あり
