募集要項
- 募集背景
- 増員
- 仕事内容
-
デジタルレイアウト設計業務経験を有し、外部メンバーを含むデジタルレイアウト設計におけるプロジェクトメンバーを技術的・マネジメント的にリードし、プロジェクトを成功に導くために自律的に行動できる方を期待します。
デジタルレイアウト設計業務にとどまらず、プロジェクト成功へ向けて社内外の関係者と協力し、設計手順の改善、製品仕様への提言など様々な業務にもチャレンジ可能です。
【具体的な業務内容】
■プロジェクト成功へ向けた戦略立案、進捗管理等のプロジェクトマネジメント業務
■日本及び海外顧客に対してプロジェクトステータス、トラブルシューティングプロセス、技術的な調査結果、及び事後分析レポートを現地言語若しくは英語を用いて行う報告業務、及び社内への報告
■部門横断的なチームと緊密に連携しながら、メンバと共にプロジェクトで生じる技術的な問題解決を推進
■より良い方法を考え、作業手順改善活動を行う、またプロジェクト終了時には結果を振り返り、次プロジェクトへの反省及び対策の実施
■プロジェクトメンバ、プロジェクトコストの管理
■デジタルレイアウト設計開発業務
※プロジェクトによっては一部業務をご担当いただく場合もあります。
【募集背景】
Solution SoCビジネスを担う企業として、先端プロセス品種を中心に国内外の様々な商品開発を行う中で、積極的に新規採用を進めております。
近年では特に海外顧客を中心に先端かつ大規模な品種の受注が増加しており、事業拡大に伴うデジタルレイアウト設計業務のエンジニア及びチームリーダー、プロジェクトリーダーの増員募集を行います。
【将来のキャリアパス】
日本/海外拠点でのデジタルレイアウト設計プロジェクトリーダーや複数のデジタルレイアウト設計プロジェクトを統括する統括リーダーとしてご活躍いただくことが可能です。
【組織構成】
バックエンド開発部
【働き方】
■フレックス（コアタイム無し）
■リモートワーク 上長の許可があれば可能
■役職定年無し
■定年：60歳 再雇用：65歳まで
- 応募資格
-
- 必須
-
■チーム若しくはプロジェクトリーダー職務経験 ※顧客へのプロジェクト報告経験可
■デジタルレイアウトエンジニア職務経験（5年以上）
※以下の経験のうち、いずれかの経験
レイアウト戦略の検討、ピン割当（外部ピン, ballピン）、 bump設計、 RDL配線、電源mesh構造検討及び配線、chip/blockフロアプラン作成、配置配線、Clock Tree Synthesis、SDCブラッシュアップ、RC抽出、STA/Timing Closure、IR/EM分析とClosure、消費電力管理と分析、DRC/LVS/ERC分析とClosure、TapeOutサインオフ
※以下のツールのうち、いずれかの使用経験
CadenceやSynopsysツール（Innovus, Fusion Compiler/IC-CompilerII, Tempus, PrimeTime, Voltus,RedHawk, PrimePower, IC Validator）
- 歓迎
-
・16nm以細プロセスでの開発経験
・車載品でのデジタルレイアウトエンジニア、チーム若しくはプロジェクトリーダー経験
・海外顧客との業務経験（英語若しくは中国語でのコミュニケーション経験）
・VHDL, Verilog-HDL（RTL）スキル
・多国籍メンバを率いたチーム若しくはプロジェクトリーダー経験
・Calibre使用経験
- フィットする人物像
- 応募資格をご覧下さい
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 08:45～17:30
- 年収・給与
- 664万円～1352万円
- 休日休暇
-
完全週休二日（土日） 祝日、年末年始、夏季
年次有給休暇（20日）、積立休暇、慶弔休暇、リフレッシュ休暇 等
