募集要項
- 募集背景
-
今後、さらに高度化・多様化する顧客ニーズに応え、製品の競争力を一層強化していくため、開発体制の増強が不可欠です。
そこで今回、事業の核となるASIC/FPGA開発を担う仲間を増員募集します。
- 仕事内容
-
産業用コントローラの心臓部となるASIC/FPGA開発をお任せします。
製品の性能や機能を根本から革新し、製造業の未来を支える重要なポジションです。
■具体的な仕事内容
＜扱う商材＞
産業用コントローラ、産業用イーサネット/フィールドネットワーク機器など、工場の自動化に不可欠な製品群です。
＜具体的な業務＞
●ASIC・FPGA設計開発
仕様検討、アーキテクチャ設計、RTL設計、検証までの一連のプロセスを担当します。
●関連開発部門との連携
商品開発チームなどと連携し、仕様策定や技術検討、課題解決を進めます。
●開発プロセス改善
設計自動化やAI活用、IPコアの構築などを通じて、開発効率の向上にも取り組みます。
＜開発環境＞
・HDL言語 (Verilog-HDL, VHDL, SystemVerilog)
・論理合成ツール (Synopsys Design Compiler等)
・シミュレーションツール (Xcelium, ModelSim等)
・FPGA開発環境 (AMD Vivado, Intel Quartus Prime等)
・AIツール（Microsoft 365 Copilot, GitHub Copilot)
◎商品開発の上流工程から参画し、ハードウェアとソフトウェアを含めた総合的な視点で開発を行うことが可能です。
■働きがい
同社はFA総合メーカーとして世界トップクラスのシェアを誇ります。自身が設計したASIC/FPGAが搭載された製品は、世界中の製造現場で活用され、工場の自動化や生産性向上に直接的に貢献します。グローバルなスケールで、ものづくりの革新を支えているという大きな手応えを得られる仕事です。
【将来的に従事する可能性のある仕事内容】
同社業務全般
【所属部署情報】
コントローラ事業部 ASIC/FPGA開発チームへの配属です。
組織には、社員5名（男性5名）が所属しています。
キャリア入社のメンバーが約半数を占め、多様な視点から活発な議論が交わされる環境です。
心理的安全性が確保されたフラットな組織で、ワークライフバランスを重視しています。
- 応募資格
-
- 必須
-
・ASIC/FPGA設計の実務経験（3年以上）
・HDL（Verilog-HDL、VHDL、SystemVerilogのいずれか）による論理設計経験
・ASIC/FPGAの検証経験（テストベンチ作成、形式検証など）
・デジタル回路設計の基礎知識（同期設計、タイミング設計など）
- 雇用形態
- 正社員
- 勤務地
-
草津事業所：滋賀県草津市西草津2-2-1
JR東海道線「草津駅」より徒歩約15分
＜リモートワーク＞
一部リモートOK（出社要）
週1～2日
基本的には週3日以上の出社を想定しています。
チームでの議論や実機検証などを通じて、開発を円滑に進めるための体制です。
＜将来的に勤務する可能性のある場所＞
本社および全ての支社、営業所
＜受動喫煙防止策＞
敷地内全面禁煙
- 勤務時間
-
フレックスタイム制 1日の標準労働時間：7時間45分
休憩時間：45分
月平均残業時間：20時間
- 年収・給与
-
年収：500～850 万円
月給制
基本給：270000円～430000円
残業代：全額支給
変動手当：別居手当 出向・駐在により、家族と別居する場合に支給
月給270,000円～430,000円
通勤手当：あり 実費支給(上限なし)
賞与：あり 年2回（6月、12月）
昇給：あり 年1回
- 待遇・福利厚生
-
◆寮・社宅制度（借上社宅または保有社宅 会社規定による）
◆従業員持株会制度
◆退職年金制度(確定拠出年金制度)
◆ネクストチャレンジ制度
◆再雇用制度
◆共済会
◆育英支援金（月額12,000円／お子様お一人につき）
◆育英支援一時金（200,000～300,000円／お子様お一人につき各イベント１回限り）
◆介助・介護支援金（月額8,000円／対象家族一人につき）
◆社内研修制度
└階層別研修、アセスメント研修、キャリア開発研修など
◆自己啓発支援制度
└高額外部学習講座受講支援金、社内勉強会支援、社内TOEIC受検など
- 休日休暇
-
【年間休日】125日
【休日内訳】 完全週休2日制 土曜日,日曜日,祝日,GW休暇,夏季休暇,年末年始休暇,産前・産後休暇,育児休暇,介護休暇,特別休暇
- 選考プロセス
-
面接2回（適性検査あり）
書類選考⇒一次面接⇒適性検査⇒最終面接⇒内定
※選考フローは変動する可能性があります。
