募集要項
- 仕事内容
-
FPGA論理開発のプロジェクトリーダーとして開発とその管理業務、外注管理に従事していただきます。
■ポジション・役割
プロジェクトリーダー
■使用言語/ツール
VHDLもしくはVerilogHDL
<案件事例>
・液晶モニターのFPGA開発
・半導体製造装置のFPGA開発
・通信制御用基板におけるFPGA開発
・信号処理装置のFPGA開発
・画像処理装置のFPGA開発
・医療用機器のFPGA開発
・イメージセンサーのFPGA開発
- 応募資格
-
- 必須
-
・FPGA論理設計経験が5年以上ある方
・VHDLもしくはVerilogHDLでの設計経験
・論理回路設計におけるプロジェクトリーダー経験
- 歓迎
-
・SystemVerilog SystemCでの設計経験
・設計業者の管理経験
【使用するツール】
・Xilinx開発ツール
・Intel（ALTERA）開発ツール
- 雇用形態
-
正社員
試用期間：入社後、2ヶ月間
- 勤務地
- 福岡県
- 勤務時間
- 勤務時間：9:00～18:00（休憩60分）
- 年収・給与
-
想定年収：630万円～1,080万円
※能力・経験・年齢等を考慮の上、当社規定に従って決定致します。
・別途決算賞与支給の場合あり
・経験・能⼒などを考慮の上、決定します
・残業代は1分単位で⽀給します
・60歳定年制のため、60歳以降は⽉俸制（賞与なし）となります
- 待遇・福利厚生
-
【社会保険完備】（健康保険、厚生年金、雇用保険、労災保険、介護保険）
【各種手当】
赴任手当、転勤赴任一時金、帰省旅費補助、引越費用補助
寮・社宅制度（家族・単身・独身、月2万円～3万円＋光熱費を個人負担）
【教育】
社内外講習補助、勉強会講師料補助、通信教育補助、資格取得補助、図書購入補助、社外技術研修参加費、自己啓発支援
【その他】
退職金制度(確定拠出年金制度)、慶弔見舞金制度、社内クラブサークル活動支援、健康保険組合、財形貯蓄制度、定年再雇用 、福利厚生サービス「ベネフィット・ステーション」、総合福祉団体定期保険、労働組合あり
【副業制度】
あり。ただし要申請
- 休日休暇
-
完全週休2日制（土日祝※祝日のある週は土曜出勤の場合あり）、年末年始、有給休暇(夏季取得推奨日あり)、慶弔休暇、特別休暇、育児休業、介護休業、入社時休暇(上限3日)、災害時休暇(年5回、最大5日)
※年間休日122日
