募集要項
- 募集背景
- 増員
- 仕事内容
-
-顧客製品仕様に合わせ最適化した出荷前TESTプランの提案
-顧客CHIPの回路仕様（回路構成）に合わせ最適化したDFT回路の仕様設計/実装及び検証
-DFT工程の顧客窓口対応（顧客との折衝、進捗報告等）
-DFTツールを活用したTEST回路の実装（MUXSCAN、MemoryBIST、BoundaryScan、LogicBIST、IP－DFT等）
-DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成
-設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析
-出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定する
-出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応
-歩留まり向上施策の検討/実施
-担当製品のDFTリーダーとして社内外各部門との協力/交渉を行う
-担当製品のDFTリーダーとして自社/協力会社のDFTエンジニアの取り纏め（タスクアサイン/進捗管理/サポート）を行う
- 応募資格
-
- 必須
-
■下記いずれかの経験 ※以下年数は目安となります。
（1）DFT設計（仕様設計／回路実装／検証）の経験6年以上、またはDFT設計4年以上とその他Digital機能回路設計の経験合わせて8年以上
（2）VerilogまたはVHDLのGateレベルNETLISTを用いた設計／検証の経験5年以上
（3）VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る事
（4）Unix／Linux環境でTclスクリプトとEDAToolを用いた設計業務の経験5年以上
- 歓迎
- 必須要件のご経験がそれぞれ10年程度ある方
- フィットする人物像
- 応募資格をご覧下さい
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 09:00～18:00
- 年収・給与
- 800万円～1500万円
- 休日休暇
-
完全週休二日（土日） 完全週休2日制（休日は土日祝日）
年間有給休暇3日～10日（下限日数は、入社直後の付与日数となります）
年間休日日数129日
年次有給休暇、夏季休暇、年末年始休暇、慶弔休暇、産前産後休暇などに加えて体調不良時に利用できる健康管理休暇（100%有給）を年間15日支給
