募集要項
- 仕事内容
-
■物理設計エンジニアは、集積回路（IC）の物理的なレイアウトを設計し、製造プロセスに適した最適なレイアウトを確保します。
タイミング、電力消費、面積、および製造の実現可能性を考慮しながら、IC設計の実装を担当します。
【具体的には】
1. 論理設計から物理設計への変換: RTLコードからのネットリストを受け取り、物理設計への変換を行う。
フロアプランニング、パワープランニング、クロックツリー合成（CTS）を行う。
2. タイミングクロージャー: タイミング解析を行い、静的タイミング解析（STA）ツールを用いてタイミングクロージャーを達成する。
セットアップ、ホールドタイム、遅延の最適化を実施する。
3. 電力解析と最適化: - 電力解析を実施し、消費電力の最小化を図る。- 電力グリッド設計およびIRドロップ解析を行う。
4. 設計ルールチェック（DRC）およびレイアウト対回路チェック（LVS）: DRCおよびLVSツールを用いて、設計が製造可能なものであることを確認する。
レイアウトの修正および最適化を行う。
5. クロックツリー合成（CTS）および信号整合性（SI）解析: クロックツリーの設計および最適化を行う。信号整合性解析を実施し、クロストークやEMIの問題を解決する。
6. 物理設計ツールの使用:Cadence、Synopsys、Mentor GraphicsなどのEDAツールを使用して、物理設計を行う。
- 応募資格
-
- 必須
-
以下全てに当てはまる方
・電気電子工学（EE）またはコンピュータサイエンス（CS）のバックグラウンドをお持ちの方
・デジタル設計、設計フロー、またはAPR（自動配置配線）によるチップ実装の関連分野での実務経験
・先端プロセスノード（28nm以下）での開発経験
・スクリプト言語（Shell、Python、TCL）またはC/C++の知識・使用経験
・APRツール（Cadence Innovus、Synopsys IC Compiler II など）および PPA（性能・電力・面積）解析・最適化手法に関する知識や経験
・ビジネスレベルの日本語力
- 雇用形態
- 正社員
- 勤務地
- 大阪府
- 勤務時間
- 09:00 - 18:00（コアタイム：00:00 - 00:00）
- 年収・給与
-
500万円～1200万円(経験能力考慮の上優遇)
昇給1回、賞与3回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当（上限10万円/月にて全額支給）
- 休日休暇
- （内訳）完全週休2日制（土日祝）、年末年始休暇、夏期休暇（有休3日間）、有給休暇（初年度(最大12日)， 2年目(13日)， 3年目(14日)， 4年目以降…+2日間（上限22日間） ）
