募集要項
- 募集背景
-
私たちの部署では、スマートフォン向けストレージのコントローラLSIの設計・開発を行っています。ストレージへのデータ読み書きの速度は最新の製品で10GByte/sを超えていますが、データ転送速度の高速化は今後も止まることなく、さらに進化を続けていきます。
私たちのチームでは、高速シリアルI/Fのデジタル回路設計・検証を主な仕事としており、高速なストレージの製品開発を行うことでスマートフォンの進化に貢献しています。このやりがいのある仕事を通じて、成長を実感できる環境を提供しています。新しい挑戦を求める仲間をお待ちしています。
- 仕事内容
-
NANDコントローラLSIに搭載する高速シリアルI/Fのデジタル回路設計・検証〇 具体的な仕事内容
高速シリアルI/Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。
1. システムアーキテクチャ設計・要件定義:
・高速シリアルI/F規格に基づく内部構造(アーキテクチャ)の定義
・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討
2. デジタル回路設計(RTL設計):
・Verilog/SystemVerilogを用いた、プロトコル層の論理設計および実装
・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計
の適用
3. UVMを用いた検証:
・UVM検証環境を用いて、プロトコル動作を網羅的に検証
〇 使用ツール
・ RTL設計 : Verilog HDL, System Verilog
・ 検証環境 : UVM, System Verilog
・ Linux環境, プログラミング言語 (C言語, Python, Perlなど)
- 応募資格
-
- 必須
-
※以下全て有する方
・RTL設計経験
・デジタル回路設計経験
・設計業務のリーダー経験(規模問わず)
・大規模LSI(SoC)開発に興味・やる気のある方
・大卒以上
- 歓迎
-
・高速 I/F IP(PCIe/Ethernet/USB等)の開発経験のある方
・アーキテクチャ設計経験
・部門間におけるコミュニケーションに抵抗のない方(業務調整・交渉)
・英語での業務経験。
- フィットする人物像
-
〇 業務のやりがい・魅力
・モバイル向けストレージの分野においてトップランナーであり、自身の貢献が自社のビ
ジネスに直結していることが実感できる
・全世界で使われる高速I/F標準規格を自分たちが主導して作り上げることができる。
・幅広いデジタル回路設計業務を通じて自身のさらなるスキルアップも期待される。
- 雇用形態
- 正社員
- ポジション・役割
- メンバー、リーダー
- 勤務地
- 横浜テクノロジーキャンパス
- 勤務時間
-
8時30分~17時15分(※休憩時間60分、フレックスタイム制)
時間外労働あり
- 年収・給与
- 550万円 ~ 1260万円
- 待遇・福利厚生
-
・昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)
在宅勤務制度、財形貯蓄制度、企業年金制度、従業員持株制度、健康保険、雇用保険、労災保険等
定年65歳 役職定年無し
・諸手当:次世代育成手当諸手当
(18歳未満の扶養対象児童一人あたり15,000円/月)
住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当等
寮・社宅 :独身寮、単身寮、家族社宅
- 休日休暇
-
・年間休日125日(2025年度)、完全週休2日制(土日)、
祝日、GW、夏季、年末年始、有給、育児休暇、介護休暇・赴任休暇等
- 選考プロセス
- 書類審査 → SPI → Web面接 → 内定
- キャリアパス・評価制度
-
業務を通じて一通りの製品仕様、業務の仕組みを習得し専門性を高める。
将来的にはプロジェクト推進や関連部門との技術調整、後進育成なども担
っていただくことを期待しています。