募集要項
- 募集背景
- 業務好調につき増員
- 仕事内容
-
あなたのLSI設計スキルで、未来のコアテクノロジーを創造しませんか！【職務概要】
LSI回路設計におけるフロントエンドからバックエンドまで、一貫した高度な専門性に基づき、プロジェクトを牽引していただきます。
１） フロントエンド設計・検証：アーキテクチャからRTL品質を追求
・ロジック設計・検証：
高度な要求仕様から設計仕様／検証仕様を策定し、複雑な新規ブロックのRTL設計および先進的な検証環境構築を主導。シミュレーションだけでなく、形式検証やプロトタイピングを用いた検証戦略の立案と実行までを担います。
・FPGA設計・検証：
大規模かつ複雑なLSI機能の早期検証を目的としたFPGAベースのプロトタイピング環境構築をリードします。FPGAインプリメントの最適化やデバッグ手法の確立に貢献
２）インプリ（バックエンド）業務：PPA（性能・消費電力・面積）を極限まで最適化
・SDC作成・STA：
大規模SoC内の複数Block間連携を含む、複雑なSDCの策定と、先進的なSTAツールを用いたタイミング収束の責任者として、ボトルネック解析と改善策の提案・実施をリー
・カスタムスクリプト開発：
設計フローの自動化、解析効率向上、データハンドリング最適化を目的としたスクリプト開発経験を活かし、既存フローの改善提案から実装までを主導
【業務内容変更の範囲】
同社業務全般
- 応募資格
-
- 必須
-
【必須】
・EADツールの使用経験
＋
▼フロントエンド業務の場合
・大規模FPGA設計、合成、FPGAインプリの実践的な経験1年以上
・XILINX開発ツール（VIVADO）を含む複数のFPGA開発ツールの深い知識と最適化ノウハウ
・複雑なRTL設計および先進的な検証手法（UVM／SystemVerilog等）の実務経験1年以上
▼インプリ業務の場合
・STAツール（PrimeTime／Tempus等）を用いたタイミング検証の実務経験
・TCL、Perl、Python、C等を用いたスクリプト開発経験。
・主要なLSI設計向けEDAツール（Synopsys， Cadence， Siemens EDA等）の実践的な使用経験と、複雑な設計フローにおける適用経験。
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
-
・複雑なLSI設計における技術的な課題に対し、多角的な視点から分析し、論理的かつ実践的な解決策を導き出せる方
・自身の専門性を発揮しつつ、チーム内外のメンバーと円滑に連携し、必要に応じてリーダーシップを発揮してプロジェクトを推進できる方
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(4ヶ月)
- 勤務地
-
プロジェクト先によって異なる（横浜市内）
プロジェクト先によって異なる（横浜市内）
勤務地変更の範囲：取引先(案件先)の勤務地により異なる
- 勤務時間
- 8時30分～17時30分※就業先によって異なる
- 年収・給与
-
年収:400万～550万程度
月給制：月額287000円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:業績賞与あり
昇給:あり
- 待遇・福利厚生
-
各種社会保険完備／交通費支給 （月3万円まで）／時間外手当／扶養子女手当／資格取得補助
喫煙情報：敷地内禁煙
- 休日休暇
-
完全週休2日制（土日、祝日）、年末年始含む公休日（年5回）、アニバーサリー休暇（2日）、有給休暇、年間休日日数125日
※休日の曜日は派遣先によって異なります※教育研修等含め休日出勤の可能性あり＜育休取得実績＞有（育休後復帰率100%）
- 選考プロセス
-
書類選考→一次面接（オンライン）→最終面接（対面）→内定
※状況により変更になる場合あり
