募集要項
- 募集背景
- 業務好調につき増員
- 仕事内容
-
スペシャリスト多数在籍！自分に合ったキャリア形成が叶います。【職務概要】
LSI回路設計のフロントエンドからバックエンドまで一貫して担当し、プロジェクトを牽引する業務です。
【職務詳細】
・顧客要求仕様に基づく高性能・高効率なLSIアーキテクチャ検討
・複雑なRTL設計および網羅的な機能検証の実施
・先進的な検証手法（UVM／SystemVerilog等）を用いた設計品質向上
・大規模FPGA設計・インプリ／デバッグ・最適化のリード
・テラゲートクラスSoCのタイミング収束、消費電力最適化、面積効率向上
・複雑なSDC策定とSTAツールを用いたタイミング解析・改善
・TCL／Perl／Python／C言語等を用いたカスタムスクリプト開発
・設計フロー自動化、解析効率向上、データハンドリング最適化
・新規開発ブロックや既存設計の性能最大化に向けた技術課題解決
・プロジェクトの初期段階からテープアウトまで意思決定に関与
・設計リードとして、プロジェクトの成功に直接貢献
・シニアアーキテクト／テクニカルリードとして技術方針決定
・高性能CPU／GPU、低消費電力SoC、高速インターフェース設計領域での専門性発揮
・FPGA／EDAツール（Synopsys／Cadence／Siemens EDA）を使用
【業務内容変更の範囲】
同社業務全般
- 応募資格
-
- 必須
-
【必須】
・大規模FPGA設計／合成／インプリ経験1年以上（フロントエンドの場合）
・複雑なRTL設計および先進的な検証手法（UVM／SystemVerilog等）の実務経験1年以上
・STAツール（PrimeTime／Tempus等）を用いたタイミング検証の実務経験（インプリ業務の場合）
・TCL／Perl／Python／C言語等を用いたスクリプト開発経験
・主要LSI設計向けEDAツール（Synopsys／Cadence／Siemens EDA等）の使用経験
【尚可】
・複雑な設計フローへの適用経験
・FPGA開発ツール（XILINX VIVADO等）の深い知識と最適化ノウハウ
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
-
・課題解決能力が高い方
・リーダーシップと協調性を発揮できる方
・プロフェッショナル意識を持ち、探求心旺盛な方
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(4ヶ月)
- 勤務地
-
東京都（川崎市や横浜市の可能性もあり）
プロジェクト先によって異なる
勤務地変更の範囲：取引先(案件先)の勤務地により異なる
- 勤務時間
- 8時30分～17時30分※就業先によって異なる
- 年収・給与
-
年収:400万～600万程度
月給制：月額287000円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:業績賞与あり
昇給:あり
- 待遇・福利厚生
-
各種社会保険完備／交通費支給 （月3万円まで）／時間外手当／扶養子女手当／資格取得補助
喫煙情報：敷地内禁煙
- 休日休暇
-
完全週休2日制（土日、祝日）、年末年始含む公休日（年5回）、アニバーサリー休暇（2日）、有給休暇、年間休日125日
※休日の曜日は派遣先によって異なります※教育研修等含め休日出勤の可能性あり＜育休取得実績＞有（育休後復帰率100%）
- 選考プロセス
-
書類選考→一次面接（オンライン）→最終面接（対面）→内定
※状況により変更になる場合あり
