募集要項
- 募集背景
- 同社の主力であるLSI開発事業のさらなる拡大のため
- 仕事内容
-
高い技術力◎LSIの受託開発業務／教育制度充実！！【職務概要】
中核エンジニアとして各プロジェクトに参加していただきます。また、各開発工程においてQCDの達成、及び顧客ロイヤリティ向上に向けて取り組んでいただきます。将来的には、リーダー職を目指していただくことを期待します。
【職務詳細】
● 技術面
・ 要求仕様について顧客と交渉・折衝
・ 基本設計／機能設計
・ 実装設計
・ RTL Codinig
・ 検証戦略立案
・ 単体検証
・ システム検証／接続検証
● マネジメント面
・ 要求仕様実現に必要となる工数と費用見積
・ 開発の全体日程計画を立案
・ 各工程の進捗管理
・ 計画について事前にリスクを抽出、想定対策の立案
・ 問題、遅延発生時の対策立案、メンバーへの指示
【業務内容変更の範囲】
同社業務全般
- 応募資格
-
- 必須
-
【必須】
※下記1， 2のいずれかと3についての実務経験をお持ちの方。
1. VerilogHDLまたはVHDLを用いたRTレベルの論理回路の設計経験（Bus-I／F系、演算回路系について合計3年以上）
2. 論理回路の検証経験（3年以上）
3．C shell， Perl， Python， Ruby等のスクリプト言語を開発へ適用した経験（1年以上）
【尚可】
・SystemCなど高位合成言語の知識
・C++、Javaなどのオブジェクト指向言語の知識
・ARM／RISC-Vの知識、CPU内臓LSIのインテグレーション経験
・SystemVerilog， SVA（SystemVerilog Assertion）， UVM（Universal Verification
Methodology）の知識
・プログラミング言語スキル（C言語／C++等）
・英語によるコミュニケーション能力（TOEIC：600点以上）
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
-
・物事を論理的に考え、書き、会話することができる方
・指示待ちではなく、自ら考え行動する方
・ 設計が好きな人、熱意を持って業務に取り組める方
→教えられる範囲の内容に留まらず、自分で知識を広げ、それを設計・検証業務へ適用することで自ら業務範囲を広げ、成長していける方を求めています。
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(6ヶ月)
- 勤務地
-
〒141-0031 東京都品川区西五反田2丁目18‐2 いちご五反田ウエストビル
JR山手線「五反田」駅徒歩2分
勤務地変更の範囲：取引先(案件先)の勤務地により異なる
- 勤務時間
- 8：45～17：30 ※通常勤務、フレックスタイム制、裁量労働制から選択可能
- 年収・給与
-
年収:600万～800万程度
月給制：月額375000円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:年2回（6月、12月）
昇給:年1回（4月）
- 待遇・福利厚生
-
通勤手当、慶弔見舞金制度、退職金制度、保険組合保養所あり、定年制度（60歳：65歳までの延長あり）
喫煙情報：敷地内禁煙
- 休日休暇
- 完全週休2日制（土・日）、祝日、GW、夏季休暇、年末年始休暇、慶弔休暇 、育児休暇、産前産後休暇、介護休暇、有給休暇
- 選考プロセス
-
書類選考→一次面接（人物・スキルを中心とした面接）→二次面接（技術面中心、課題のプレゼン等有り）→最終面接（社長面接）
※状況により変更になる場合あり
- キャリアパス・評価制度
- 【年収例】 640万円／35歳／月給40万円＋賞与 800万円／45歳／月給50万円＋賞与
