募集要項
- 仕事内容
-
■業務内容
FPGA論理開発のプロジェクトリーダーとして開発と管理業務、外注管理に従事していただきます。
■ポジション・役割
プロジェクトリーダー
■使用言語／ツール
VHDLもしくはVerilogHDL
＜案件事例＞
・液晶モニターのFPGA開発
・半導体製造装置のFPGA開発
・通信制制御用基板におけるFPGA開発
・信号処理装置のFPGA開発
・画像処理装置のFPGA開発
・医療用機器のFPGA開発
・イメージセンサーのFPGA開発
変更の範囲：会社の定める業務
- 応募資格
-
- 必須
-
以下の知見や経験があればご活躍いただけます。
【必須】
・FPGA論理設計警官が5年以上ある方
・VHDLもしくはVerilogHDLでの設計経験
・論理回路設計におけるプロジェクトリーダー経験
- 歓迎
-
・SystemVerilog SystemCでの設計経験
・設計業者の管理経験
【使用するツール】
・Xilinx開発ツール
・Intel（ALTERA）ツール
- 雇用形態
-
正社員
試用期間：入社後、2ヶ月間
- 勤務地
-
ハードウェア開発センター福岡事業所（福岡県福岡市博多区）
（変更の範囲）会社の定める場所（リモートワークの場所を含む）
- 勤務時間
-
■勤務時間：9:00 ～ 18:00 ※実働8時間
（休憩12:00～13:00）
■想定残業時間：30時間
- 年収・給与
-
賃金改定年1回
年収：630万円～1080万円
月収：35万円～60万円＋賞与2回
※能力・経験などを考慮の上、決定いたします。
※60歳定年制のため、60歳以降は月報制となります。
■賞与：年2回(別途決算賞与を使用する場合あり)
■手当
・交通費支給（上限15万円／月）
・残業手当（1分単位）
・赴任手当
・役職手当
・テレワーク手当
- 待遇・福利厚生
-
【社会保険完備】（健康保険、厚生年金、雇用保険、労災保険、介護保険）
【各種手当】
赴任手当、転勤赴任一時金、帰省旅費補助、引越費用補助
寮・社宅制度（家族・単身・独身、月2万円～3万円＋光熱費を個人負担）
【教育】
社内外講習補助、勉強会講師料補助、通信教育補助、資格取得補助、図書購入補助、社外技術研修参加費、自己啓発支援
【その他】
退職金制度(確定拠出年金制度)、慶弔見舞金制度、社内クラブサークル活動支援、健康保険組合、財形貯蓄制度、定年再雇用 、福利厚生サービス「ベネフィット・ステーション」、総合福祉団体定期保険、労働組合あり
【副業制度】
あり。ただし要申請
- 休日休暇
-
完全週休2日制（土日祝※祝日のある週は土曜出勤の場合あり）、年末年始、有給休暇(夏季取得推奨日あり)、慶弔休暇、特別休暇、育児休業、介護休業、入社時休暇(上限3日)、災害時休暇(年5回、最大5日)
※年間休日122日
- 選考プロセス
-
面接1～2回
選考方法備考・・・1次面接（WEB）⇒2次面接（対面orWEB）⇒内定
■面接地：Web面接はTeamsもしくはZoom。対面の場合はお住まい近隣の当社拠点
■選考曜日：月～金曜日
■選考時間：９～19時開始
※ご都合が合わない場合は、ご相談ください。
