募集要項
- 募集背景
- 増員
- 仕事内容
-
日本を代表する半導体メーカー★2024年12月に東証プライム上場を果たしました！フラッシュメモリー製品市場は生成AIやデータ容量増加等により成長が見込まれており、会社の変革期に当事者として立ち会える…【パソナキャリア経由での入社実績あり】■レイアウト戦略策定と管理を通じたレイアウト開発チームのとりまとめ
■レイアウトスケジュールの策定と進捗管理
■社外IP導入に関する社外折衝
■社外デザインハウス、および社内関連部門とのコミュニケーション
【使用ツール】
レイアウト業務として物理合成～GDS作成までの工程があります
・母体設計
・量産テスト回路（Logic Scan、Memory BIST）の実装・検証
・物理合成
・CTS（Clock Tree Synthesis）
・Route （配線）
・電源設計
・PV （Physical Verification）
【期待する役割】
■部門全体：NANDフラッシュメモリを制御するコントローラICのHW及びFWの設計、ASIC開発、システム評価、出荷テスト開発と幅広い業務を担当。
■グループ：内製コントローラLSIのレイアウト、出荷テスト、量産までの幅広い業務を連携して効率よく担当し、ワールドワイドの市場でタイムリーに製品を提供し、キオクシアの売り上げ向上に貢献していくことが使命です。設計データから実際のシリコンへと作り上げていく過程で、様々な新規技術を採用することにより高品質な製品化を目指して、関係部門とのも連携していきます。
【募集背景】
■AIの発展により、ストレージデバイスの高機能化・高性能化が進んでいます。これに対応するため、LSI開発では大規模化・高速化・低消費電力化が求められ、設計戦略の立案と管理が不可欠となっています。
■私たちは、超高速I/Fやセキュリティ機能を搭載した次世代ストレージデバイスの開発を進めており、大規模設計のマネジメントや異分野チームとの協業経験を持つリーダーを募集しています。
■業界のトレンドに敏感で、新技術への関心がある方には、学びと挑戦のできる環境が用意されていますので、より良い製品を一緒に作りませんか。
【働き方】
■平均残業時間：20時間/月
■在宅勤務：2～3日/週程度（業務事情による）
■昨年竣工した技術開発新棟への移転が完了し、開放的な雰囲気のなか、パーティションで区切られ、業務に集中できる環境が整って…
- 応募資格
-
- 必須
-
■開発業務の取り纏め（リーダー、マネジャー）経験をお持ちの方
■レイアウト設計（物理合成～GDS）の基礎知識をお持ちの方
- 歓迎
-
□先端プロセスノードの開発経験のお持ちの方
□大規模製品の開発経験のお持ちの方
- フィットする人物像
- 応募資格をご覧下さい
- 雇用形態
- 正社員
- 勤務地
- 神奈川県横浜市栄区横浜テクノロジーキャンパス
- 勤務時間
- 08:30～17:15
- 年収・給与
- 550万円～1210万円
- 休日休暇
- 完全週休二日（土日） 祝日、ＧＷ、夏季、年末年始、有給、育児休暇、介護休暇・赴任休暇等
