募集要項

募集背景: 近年AIの発展が急速に高まる中、技術面においては大きな変革が求められており、SSDはそのキーデバイスとして注目されています。私達のところで開発しているSoC(System on chip)はそのSSDを制御する為の心臓部となるLSIであり、高速化・大容量化といったお客様の様々なご要望や、市場をリードするための先行技術を世の中に先駆けて取り込む活動を継続しています。この度、技術力と組織力強化の一環として、是非、私たちの事業成長と共に一緒にSoCを開発したいと考えて下さるエンジニアを広く募集する次第です。

仕事内容: ・高速インターフェースPHY仕様把握と必要機能の見極め
・他部門/ASICベンダー/IPベンダーとの渉外対応
〇　具体的な仕事内容
　下記業務を通じて、高速インターフェースの品質向上に貢献する役割を担っていただきます。
　(1)高速インターフェースの選定
　・PCIe PHYやDDR PHYなどのアナログIP（PHY）を選定します。
　(2)信号品質の確保
　・インターフェースの信号品質（Signal Integrity）を維持するためのトレーニング機構　
　　やサポート機能の効果および妥当性を確認します。
　(3)評価と解析
　・IPベンダーから提供されるアナログ設計の評価結果を収集します。
　・必要に応じて、実機評価や信号品質解析（SI解析）を自ら実施します。
　(4)部門間の調整
　・装置設計（基板やファームウェア開発）部門と連携し、調整を行います。
　(5)フィードバックと渉外対応
　・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。。
〇　使用ツール
・作業環境：Linux/Windows
・使用言語：C/C++、スクリプト言語(Python、Perl、Rubyなど)
・ツール: Signal Integrityシミュレータ、ロジックアナライザー、スペクトラムアナ
ライザー、エクササイザ―

応募資格

必須: ・高速インターフェースにおけるSI（Signal Integrity）解析経験を3年以上お持ちの方
・TOEIC 550点以上相当の英語力をお持ちの方
　(英語を使用するシーン：KIOXIA海外現法/ベンダーと会議やメールでのやりとりが発生)

歓迎: ・JEDECが定めるDDRおよびLPDDRメモリ規格についての知見をお持ちの方
・PCI-SIGが策定したPCIeインターフェース規格についての知見をお持ちの方
・IP/EDAベンダーとの渉外対応経験をお持ちの方。

フィットする人物像: 〇　業務のやりがい・魅力
当社の主力製品であるSSDは、特に生成AI用途において急速に成長を遂げています。この成長の波に乗りながら、私たちと共に新しい挑戦に取り組むことができます。開発は決して簡単ではありませんが、自分たちの製品が世界中のお客様に認められ、事業が拡大していく様子を共に体感できることに大きな魅力を感じていただけると思います。

年収・給与: 給与：月給27.1万～68.4万円（想定年収　550万～1210万円）
※上記の下限は初任給（学卒新人）です。経験・能力を考慮し決定
昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)

待遇・福利厚生: 諸手当　　　：次世代育成手当
　　　　　　（18歳未満の扶養対象児童一人あたり15,000円/月）
　　　　　　　住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、残業代全額支給等
寮・社宅　　：独身寮、単身寮、家族社宅
在宅勤務制度、財形貯蓄、企業年金、健康保険、雇用保険、労災保険等

キャリアパス・評価制度: 新規コントローラ開発において実績を積んでいただき、コントローラの品質を維持するためのキーマンに成長することを期待しています。
なお、下記どちらでもご自身のキャリアデザインに合わせて、進路をご相談頂けます
・技術面を追求し、専門性の高いキャリアを築きたい方
・マネジメント面でエンジニアを牽引したい方
毎年実施されるインタビューの際に、自分が進みたいキャリアパスについて話し合う機会がございます

会社概要