募集要項
- 募集背景
- 増員
- 仕事内容
-
★2010年の設立以来LSI設計開発、検証、通信・無線設計サービスを提供。ベテランエンジニアが揃う成長企業です【技術業務】
★当社はニーズに対応するために、従来のLSI設計や無線設計サービスのみならず、ワ…
■要求仕様について顧客と交渉・折衝
■基本設計/機能設計
■実装設計
■RTL Codinig
■検証戦略立案
■単体検証
■システム検証/接続検証
【マネジメント業務】
フロンドエンド設計の中でも上位から下位、また検証の全工程に携わり、各階層での業務を十分遂行できる状態までスキルアップしていただいた後、保有されているマネジメントスキルに応じて以下のようなチームの取り纏めを行うリーダー職に就いていただきます。
■要求仕様実現に必要となる工数と費用見積
■開発の全体日程計画を立案
■各工程の進捗管理
■計画について事前にリスクを抽出、想定対策の立案
■問題、遅延発生時の対策立案、メンバへの指示
【期待する役割】
■複数のプロジェクトを通じて各工程の業務に携わっていただき、フロントエンド設計業務の全般的な技術力を向上させてください。また、中核メンバとしてご自身の業務のみに留まらずチームの成果のために力を発揮しプロジェクトの成功に貢献いただくことを期待します。
■リーダー職ではチームの成果を最大化することに加えて開発コストを考慮します。チームに成果を出させること、コスト制約を達成すること、そしてお客様の開発業務に貢献することの3点が満たせるようにチーム全体をコントロールすることが職務となります。
【募集背景】
主力であるLSI開発事業のさらなる拡大のため
【働き方】
■フレックス：コアタイム無し
■リモートワーク可：プロジェクトによって変動有
■平均残業時間：30H/月
■定年：60歳
■転勤無
【キャリアパス】
入社直後は、設計・検証の中核メンバとしてプロジェクトに参画していただきます。各プロジェクトの遂行過程では、技術スキルに留まらず開発マネジメント力を伸ばしていただき、将来的には、獲得した技術的な背景を基に、開発チームのマネジメントやお客様とのディスカッション、交渉までを遂行するリーダー業務に就いていただくことを想定しています。
【魅力】
■システムLSI/FPGA開発に必要となる知見やノウハウを共通の設計ツールやデータベースという…
- 応募資格
-
- 必須
-
下記1,2のいずれか、3についての実務経験をお持ちの方
1. VerilogHDLまたはVHDLを用いたRTレベルの論理回路の設計経験（BusIF系、演算回路系について合計3年以）
2. 論理回路の検証経験（3年以上）
3. C shell,Perl,Python,Ruby等スクリプト言語の開発への適用（1年以上）
- 歓迎
-
・SystemCなど高位合成言語の知識
・C++、Javaなどのオブジェクト指向言語の知識
・ARM/RISC-Vの知識、CPU内臓LSIのインテグレーション経験
・SystemVerilog, SVA（SystemVerilog Assertion）, UVM（Universal Verification
Methodology）の知識
・プログラミング言語スキル（C/C++等）
・英語によるコミュニケーション能力（TOEIC：600点以上）
- フィットする人物像
- 応募資格をご覧下さい
- 雇用形態
- 正社員
- 勤務地
- 東京都品川区西五反田2-18-2 五反田KYビル
- 勤務時間
- 08:45～17:30
- 年収・給与
- 600万円～800万円
- 休日休暇
-
完全週休二日（土日） 祝祭日、有給休暇、慶弔休暇 、年末年始休暇
有給休暇10日～20日
