募集要項
- 募集背景
-
子会社へ出向し、AD/ADAS（自動運転・先進運転支援システム）の高度化には、AIアルゴリズムをいかに軽量化・高速化できるかが競争力の鍵です。汎用IPでは性能と電力の要求を満たすことが困難な領域に対し、独自のハードウェアIPを開発することでトヨタ・デンソーの競争力向上に貢献する、意欲ある仲間を募集しています。
- 仕事内容
-
未来のクルマのAI性能を決定づける、独自ハードウェアIPの先行開発。仕様検討からRTL設計、FPGA評価まで一貫して携わり、将来の競争力の核となるSoC技術を創り上げる、挑戦しがいのある仕事です。次世代AD/ADAS向け独自ハードウェアIPの企画・設計から評価まで、一連の先行技術開発に従事いただきます。
1. 独自ハードウェアIPの企画・設計・検証
・IPの仕様検討、アーキテクチャ設計
・RTL設計（Verilog, System Verilog）、高位合成（HLS）
・シミュレーション等を用いたRTL設計検証
2. 評価プラットフォーム構築
・FPGAやエミュレータを用いた検証環境の構築
・ソフトウェア開発チームと連携したデバッグ環境の提供
3. 評価ボード設計・評価
・試作チップを搭載する評価ボードの回路・基板設計
・実機での性能測定、消費電力評価、不具合解析
その他、職場環境
○キャリア入社比率：ほぼ100％
総合家電メーカーや半導体業界からの入社者が多く在籍しています。幅広い設計工程に精通した専門家がいるため、互いに学び合い、また入社後に自動車業界の知見を多く取り入れることでそれぞれが成長し活躍しています。
○ワークライフバランスを重視しテレワークと出社を組み合わせた柔軟な働き方を、また先端技術を活用した高い設計効率の実現にもこだわっています。互いを尊重しメンバー全員が楽しく成長できる職場であることを意識しています。
○在宅勤務：週2、３回程度（状況に合わせて調整しています）
- 応募資格
-
- 必須
-
下記いずれかの業務経験を3年以上お持ちの方
・ソフトウェア・ハードウェア協調設計
・IP/SoCの設計・検証
・IPのFPGA評価
※大学、大学院で上記に近い領域を学んだ経験でも応募可能です。
- 歓迎
-
・HDL(Verilog、System Verilog)の使用経験
・高位合成ツールの使用経験
・VCS、Verdi等の開発ツール使用経験
・論理合成、レイアウト設計経験
・ボード設計・評価の経験
- 募集年齢(年齢制限理由)
- 長期勤続によりキャリア形成を図るため （長期勤続によりキャリア形成を図るため）
- フィットする人物像
- 自身のロジック設計で、未来のクルマのAI性能を直接決定したい方。当職場はキャリア採用者が7割を超え、多様な専門性を持つメンバーが集まる刺激的な環境です。年齢や役職に関係なくフラットに議論する文化があり、新しい設計手法にも積極的に挑戦できます。
- 雇用形態
-
正社員
※期間の定めなし
※試用期間あり（期間、条件は別途規定）
- 勤務地
- 東京都港区「品川駅」港南口より直結 徒歩5分
- 勤務時間
-
フレックスタイム制 1日の標準労働時間：8時間
休憩時間：1時間
コアタイム：あり 10:10～14:25
月平均残業時間：20時間～30時間
コアタイムについては本社と東京エリアとで時間が異なる場合がございますので詳細は選考時にご確認ください。
- 年収・給与
-
550万円 ～ 1430万円
昇給：年1回
賞与：年2回
- 待遇・福利厚生
-
◆社会保険完備
◆退職金制度
◆寮・社宅制度
◆在宅勤務、リモートワーク制度（一部利用可）
◆時短制度（一部利用可）
◆服装自由
◆出産・育児支援制度
◆資格取得支援制度
◆研修支援制度
- 休日休暇
-
＜年間休日121日＞
・完全週休2日制（土曜・日曜）
・GW休暇
・夏季休暇
・年末年始休暇
・有給休暇（入社時期により付与、2年目以降17日）
・慶弔休暇、特別休暇
・産前産後休暇、看護休暇、介護休暇
- キャリアパス・評価制度
- 将来必要とするSoCの先端技術を創り上げるプロ集団の一員として活躍できます。自身のコードが最先端プロセスで実物のチップになる、大きなやりがいを感じられる仕事です。
