募集要項
- 募集背景
- 増員
- 仕事内容
-
半導体の設計エンジニアとして以下の業務を行って頂きます。
● ディジタルロジック設計と検証
Mixed IP、 FBE（Front/Back－End）、 PKG、
SI（Signal Integrity） /PI（Power Integrity）、
本社評価TeamまたはIP設計Teamとの協力設計
● 継続的な設計品質改善活動
● その他、顧客からの要求事項に対応
※部署人数：7名
- 応募資格
-
- 必須
-
●verilogの経験
● デジタルロジックの設計経験が5年以上ある方
● 大学卒以上
- 募集年齢(年齢制限理由)
- 35～45歳 （特定年齢層の特定職種の労働者が相当程度少ないため）
- フィットする人物像
-
● コミュニケーション能力の高い方
● 問題分析及び問題解決能力
● チームプレーを重視できる方
- 雇用形態
- 正社員
- 勤務地
-
東京都千代田区
最寄り駅：大手町駅から直結／東京駅から徒歩5分
- 勤務時間
-
勤務時間：9時～18時（休憩1時間）
※フレックスタイム制あり、リモートワークあり
- 年収・給与
-
600万円 ～ 800万円
- 待遇・福利厚生
-
【昇給】年1回
【賞与】年２回
【手当】通勤交通費
【社会保険】完備
- 休日休暇
-
【休日休暇】土曜、日曜、祝日、年末年始
【有給休暇】あり
