募集要項
- 仕事内容
-
CMOSイメージセンサーのロジック設計（デジタル回路設計）デジタル回路設計業務。
verilog-HDLによる設計および検証（波形目視のほか、リファレンスCによる一致検証、アサーション検証、カバレッジ検証）。設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。一方で長期スパンでは次世代CMOSイメージセンサーの開発検討も行います。
■組織としての担当業務
CMOSイメージセンサのデジタル回路設計業務が中心で、設計後は測定及び評価を行い最終顧客に商品を届けるまでの領域をカバーします。
■担当していただく具体的な業務内容
デジタル回路設計業務
verilog-HDLによる設計および検証（波形目視のほか、リファレンスCによる一致検証、アサーション検証、カバレッジ検証）
製造事業所との情報共有、課題発生時の連携など他部署との協業も多いです。
設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。
数名～10名程度のチームを作って要求仕様から設計仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。
一方で長期スパンでは次世代CMOSイメージセンサの開発検討も行います。CMOSイメージセンサはアナログ回路とデジタル回路が協調して動作しているのである程度のアナログ知識が必要ですが、周囲のメンバー・関連部署と協業しスキルを得ることで、より高度なセンサ開発に取り組めます。
■想定ポジション
プロジェクトにおける各ブロックの設計チームの規模は5名ほどで、リーダーもしくは上位担当者を期待しています。
■描けるキャリアパス
CMOSイメージセンサーのデジタル回路設計スキルとセンサー内部のアーキテクチャ構築のスキルを習得できます。
また、センサー開発全般を習得したエンジニアとして、世界初となる人間の目を超えるセンサーを世に提供できます。
- 応募資格
-
- 必須
-
【必須】
半導体のデジタル回路設計スキル。
具体的にはVerilog-HDL等の上流設計スキルとSRAM等のメモリを制御する為のデジタル回路設計スキル、及びUnix/LinuxのOSを使いこなせる方。
※半導体の種類は問いません。
【尚可】
アナログ回路の基礎知識。
【語学力】
■必須
英語のドキュメントを読んで理解できる方。
■尚可
韓国語・中国語のドキュメントを読んで理解できる方。
【求める人物像】
前向きで元気があり、自発的に行動でき、他部署とのコミュニケーションが円滑にできる方。
- 雇用形態
- 正社員（無期）：試用期間3か月（同一条件）
- 勤務地
- 神奈川県厚木市
- 勤務時間
-
標準労働時間帯 9：00～17：30（勤務時間：7時間45分 休憩：45分）
フレックスタイム制あり（コアタイムなし）
時間外労働あり
- 年収・給与
-
（想定年収） 上級担当：約750万円～
※経験に応じて要相談
※会社業績や個人評価等に応じて変動します
- 待遇・福利厚生
-
社会保険（健康・厚生年金・雇用・労災）
通勤費支給
賞与：年2回支給（6月、12月）
屋内分煙
- 休日休暇
-
完全週休二日制（土日、祝祭日）
フレックスホリデー（個人が設定できる連続休暇制度）、年末年始、慶弔、等
年次有給休暇（初年度6～17日、勤続年数に応じて最大24日）
- 選考プロセス
-
書類選考⇒一次面接⇒（適性検査）⇒二次面接⇒内定
※年収通知は二次面接後
