募集要項
- 募集背景
-
複雑化するメモリデバイスの制御アーキテクチャ作成、設計、評価における開発力強化。
フラッシュメモリコントローラをはじめとするメモリシステムとの協調、連携の重要度が高まっています。
システムLSI設計技術、ノウハウと、世界先端メモリ特有技術の融合によりさらなる価値創造を目指しています。
- 仕事内容
-
世界最先端、低コスト、高性能のフラッシュメモリ開発の設計部分を担当。■世界最先端、低コスト、高性能のフラッシュメモリ開発の設計部分を担当。
■3次元フラッシュメモリ（BiCS FLASHメモリ）製品の仕様策定、アーキテクチャ設計、回路設計および一部レイアウト作成と回路検証。サンプルチップのプロービングを主体とする評価。
【担当業務】
■フラッシュメモリ回路設計
メモリデバイス仕様・アーキテクチャ設計。センスアンプ・デコーダなどメモリコア回路・アナログ・デジタル回路の設計、検証およびサンプルチップのプロービング評価、スキャンチェーンテストパターン評価解析
【具体的な仕事内容】
■コア回路（センスアンプ、デコーダ回路）、制御電圧（昇圧・降圧）アナログ回路、DDR高速インターフェース回路、制御ロジック、一部レイアウト業務、スキャンテスト業務等。
【業界・業務の魅力】
■世界で戦う製品設計を通じ、世界レベルの技術開発に携わることが可能。
■Western Digital社との共同開発のなかで海外エンジニアとの議論の機会がございます。
※共同開発するWestern Digital社と共同でISSCCに毎年投稿、採択されています。
【想定されるキャリアパスのイメージ】
フラッシュメモリ設計の担当モジュールにて、他部門含む新規仕様策定や新規回路導入をお任せし、その後、担当モジュール・分野のチームリーディングを想定。
メモリ全体理解が深まってくると、製品全体の設計開発リーダーを目指すことも可能です。
【支援体制・教育】
・社内半導体基礎
・メモリ開発関連技術の基礎講座（e-Learning含む）
・個別業務はOJT
- 応募資格
-
- 必須
-
デジタル・アナログ回路設計経験者
（半導体LSI設計経験が望ましいが、それ以外の方でもメモリへご興味をお持ちの方であれば応募可）
- 歓迎
-
・UVM、SVA使用・デバッグ経験、スキャンテスト実装・ATPGツール使用経験をお持ちの方
・英語力や海外勤務経験をお持ちの方
・メモリの設計経験をお持ちの方
- 募集年齢(年齢制限理由)
- 特定年齢層の特定職種の労働者が相当程度少ないため （特定年齢層の特定職種の労働者が相当程度少ないため）
- 雇用形態
- 正社員(試用期間2か月、契約期間の定めなし)
- 勤務地
-
神奈川県
◆横浜テクノロジーキャンパス（神奈川県横浜市栄区）
・JR大船駅徒歩7分
◆横浜テクノロジーキャンパス 半導体システム技術センター分室（神奈川県川崎市幸区）
・JR川崎駅徒歩9分
●敷地内禁煙（屋外喫煙可能場所あり)
- 勤務時間
- 8時30分～17時15分(※休憩時間60分、フレックスタイム制）
- 年収・給与
-
・給与：月給21万円以上
※上記は初任給（学卒新人）です。経験・能力を考慮し決定
※管理職採用の場合、年俸制。フレックスタイム制、次世代育成手当、住宅費補
助、時間外勤務手当は対象外550万円 ～ 1099万円
- 待遇・福利厚生
-
・諸手当 ：次世代育成手当
（18歳未満の扶養対象児童一人あたり15,000円/月）
住宅費補助、通勤手当、時間外勤務手当、残業代全額支給等
・寮・社宅 ：独身寮、単身寮、家族社宅
・その他 ：昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、
在宅勤務、財形貯蓄制度、厚生年金基金、健康保険、雇用保険、
労災保険、カフェテリアプラン等
- 休日休暇
-
・休日・休暇 ：年間休日123日(2021年度)、完全週休2日制(土日)、
祝日、ＧＷ、夏季、年末年始、有給、育児休暇、
介護休暇・赴任休暇、結婚休暇、慶弔休暇等
- 選考プロセス
- ・書類選考 → 適性検査（SPI) → 面接
