募集要項
- 仕事内容
-
【お任せする業務】
新設された2D-OCTRAMチームにおいて、特定の回路ブロック(周辺アナログ回路、周辺ロジック回路、または高速IO/メモリーインターフェース回路)の主担当として、仕様策定から回路設計、シミュレーション検証までの一連の業務を担っていただきます。
国内外のデバイス開発者と対等に議論しながら、回路が物理的に動作するための「境界条件(仕様の閾値)」をご自身で定義し、設計を牽引していく役割をお任せします。
※新しいチームへの配属となりますので、担当する回路ブロックはご経験を踏まえ決定いたします。
【具体的な仕事内容】
A)デバイス物理層との連係による仕様策定・境界条件の定義:
デバイスエンジニアから共有されるメモリセルの物理特性(評価・シミュレーションデータ)に基づいた、次世代メモリアーキテクチャが製品レベルで動作するための電気的・時間的境界条件の定義、および周辺回路に対する仕様策定とマージン設計。
B)新規メモリ向け周辺回路・ロジック回路のトポロジー考案およびカスタム設計:
2D-OCTRAMの高速・低遅延特性を最大化するための、周辺アナログ回路(センスアンプブロック等)や周辺デジタル回路(デコーダ・ロジックブロック等)の最適な回路トポロジーの考案・検討、および各種EDAツールを用いたカスタム回路設計の主導。
C)PVTコーナーおよび最悪条件を想定した高精度回路シミュレーション・波形検証:
HSPICEやPrimeSimなどの最先端EDA環境を駆使した、PVT(Process / Voltage / Temperature)コーナー条件や製造ばらつき(モンテカルロ解析等)を包括的に考慮した過渡解析・ノイズ解析、およびチップ全体のロバスト性を担保する波形検証。
D)レイアウト依存効果(LOD等)の抑制に向けた設計指示およびポストシミュレーション:
LOD(Layout Dependent Effect)や微細化に伴う各種寄生効果をあらかじめ考慮したフロアプランニング・配置配線の設計指示、および寄生RC抽出(PEX)後のポストレイアウトシミュレーションを通じた理想回路とのギャップ検証・補正。
- 応募資格
-
- 必須
-
・トランジスタレベルの回路設計の経験(3年以上)
・大卒以上
- 歓迎
-
・メモリ設計/評価の経験
・高速IO/メモリインターフェ-ス回路設計の経験
・DRAM設計の経験
・語学力(英語・中国語)
- 募集年齢(年齢制限理由)
- ～35歳以下_ （長期勤続によりキャリア形成を図るため）
- 雇用形態
- 正社員
- 勤務地
- 神奈川
- 年収・給与
- 5,500,000~12,600,000円
- 休日休暇
- 年間休日125日(2026年度)、完全週休2日制(土日)、祝日、GW、夏季、年末年始、有給休暇、赴任休暇、介護休暇、妊娠保護休暇、看護等休暇等
