募集要項
- 仕事内容
-
■防衛省およびJAXA等の宇宙事業向けシステム（レーダー、通信機器、画像処理装置、人工衛星搭載機器等）における、デジタル回路（FPGA/ASIC/SOCおよび周辺基板）の設計、開発、およびプロジェクト管理業務を担当いただきます。
【具体的には】※ご経験やご志向に応じて以下のいずれか業務をご担当いただきます。
・アーキテクチャ検討・要件定義：システム要件に基づく基板構成・FPGA/ASIC処理ロジックの最上流設計・仕様策定
・RTL設計・検証：Verilog HDL / VHDLを用いた処理ロジック設計、シミュレーション（ModelSim等）、タイミング解析、実機検証
・高速デジタル基板設計・評価：Multi-Gbpsクラスの高速シリアル伝送回路、DDRメモリインタフェース、SoC周辺回路の設計・ノイズ対策・評価
・プロジェクト推進/マネジメント：パートナー会社（基板製造・実装ベンダー等）との工程・仕様調整、評価計画の立案および履行程管理
【ポジションの特徴/技術的魅力】
■民生品を超える技術スペック：UltraScale+等の最先端・大規模FPGAや高性能SoCを駆使し、超高速リアルタイム信号処理や超低遅延制御など、極限の要求性能を満たす回路設計に挑戦できます。
■国内屈指の実験・評価環境：同製作所内には極限状態（耐熱・耐振・電磁環境等）を再現できる独自の試験設備が整っており、シミュレーションから実機による高度な動作検証まで一貫して自社で手がけられます。
■技術追求とリードキャリアの選択性：自ら手を動かしてRTL設計や実機デバッグを極める「エキスパートパス」と、回路全体の仕様取りまとめやチームリードを担う「PM/PLパス」の双方が可能です。
- 応募資格
-
- 必須
-
下記いずれかのご経験をお持ちの方（※防衛・宇宙業界の経験は不問です）
■デジタル回路の設計・開発経験
・FPGA または ASIC の RTL設計（Verilog HDL / VHDL）および検証経験
・または、マイコン・FPGA周辺のデジタル回路基板設計・評価経験
■デジタル回路・ハードウェア開発におけるプロジェクト管理・技術調整経験
・顧客や社内システム部門とのハードウェア仕様調整、要件定義の取りまとめ経験
・協力会社（基板設計・製造・実装ベンダー等）の進捗管理・ブリッジ経験
※ご自身で直接RTL記述等を行っていない方でも、回路設計プロセスやハードウェア仕様構築の知識をお持ちであれば歓迎します
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 08:45 - 17:15（コアタイム：10:15 - 14:45）
- 年収・給与
-
500万円～1100万円(経験能力考慮の上優遇)
昇給1回、賞与2回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
時間外手当、扶養手当、通勤費補助、昼食（工場給食）補助など
【待遇・福利厚生】
住宅手当（寮・社宅等、条件による）、財形貯蓄、退職金、住宅融資、社員持株会、社員互助会、保養所、契約リゾート施設、スポーツ施設、資格取得支援など
- 休日休暇
- 年間126日／（内訳）週休2日制（同社カレンダーによる）、国民の祝日、労働祭、年末年始、会社創立記念日、年次有給休暇（20日～25日）※入社時より付与、付与日数は入社日により変動（4～20日）、特別休暇2～4日（30歳、40歳、50歳到達年）、産休・育休制度、同社規定休など
