募集要項
- 仕事内容
-
■産業用コントローラ機器の中核となるASIC/FPGAの開発に従事していただきます。
【具体的には】
1.ASIC・FPGA設計開発
? 仕様検討からアーキテクチャ設計、RTL設計、検証までの一連の開発プロセス
? 産業用コントローラ、産業用イーサネット/フィールドネットワーク機器等に搭載されるASIC/FPGAの設計開発
? 関連開発部門との連携による仕様策定、技術検討、課題解決
2.開発プロセス改善・開発生産性向上
? 設計自動化ツールの導入・AI活用による開発効率化
? 再利用可能な設計資産（IPコア等）の構築と活用
? 設計/検証プロセスの最適化による開発生産性の向上
■仕事内容に対しての期待する成果
産業用コントローラには高速化・高精度化と安全性確保という厳しい要求が高まっており、ASIC/FPGAによるハードウェア実装が競争力の鍵となっています。
以下の分野で主導的役割を担っていただくことを期待します。
? 産業用コントローラのアーキテクチャ刷新による性能向上
? 高度なRTL設計技術を活用した最適実装の実現
? 高信頼性を担保する検証手法の確立
? 設計資産の標準化や検証の自動化、AI活用による開発生産性の改善
これらの取り組みにより短納期開発を実現し、技術者が創造的価値創出に集中できる環境を構築することで、同社の産業制御機器事業の技術基盤強化に貢献していただきます。
- 応募資格
-
- 必須
-
※以下すべて満たす方
? ASIC/FPGA設計の実務経験 3年以上
? HDL（Verilog-HDL、VHDL、SystemVerilog）による論理設計経験
? ASIC/FPGAの検証（テストベンチ作成、形式検証など）経験
? デジタル回路設計の基礎知識（同期設計、タイミング設計など）
? 日本語でのビジネスコミュニケーション能力（報告書作成、仕様書理解、会議での説明など）
? 自己主導型の学習姿勢と技術トレンドへの関心
- 雇用形態
- 正社員
- 勤務地
- 滋賀県
- 勤務時間
- 09:00 - 17:30（コアタイム：00:00 - 00:00）
- 年収・給与
-
500万円～850万円(経験能力考慮の上優遇)
昇給1回、賞与2回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当、超過勤務手当（管理職採用は対象外）、別居手当（該当者のみ）、営業外勤手当（該当者のみ）
- 休日休暇
-
週休2日制（土・日）祝日、GW、夏季休暇、年末年始休、年次有給休暇（18日～25日 半日単位、時間単位での取得も可）、特別休暇（結婚、忌引、赴任など）、節目休暇（35歳、45歳、53歳／期間5～30日間 会社規定による）、産前産後休暇、配偶者出産サポート休暇
※コアタイム：なし
