募集要項
- 仕事内容
-
業務
大規模SoC 物理検証・IR解析|Calibre・LPE/IR-Drop/EM
特徴・メリット
大規模SoCの階層block~chip topを担当/Calibre・IR-Drop・EM解析経験を活かせる/スクリプト経験も活用
職種
半導体・SoC 物理検証(PV)エンジニア
仕事内容
大規模SoCの階層blockおよびchip topにおける物理検証・IR解析を担当します。
主な業務:
■手書きレイアウト設計
■Calibreを用いた物理検証
■LPE(Layout Parasitic Extraction)の実行・解析
■IR-Drop/EM検証の実行・解析
■レイアウト設計報告書などの技術文書作成
■csh/TCL/Perl/Python等のスクリプトによる作業効率化
歓迎経験:Innovus/ICC2、Cadence IC6/Virtuoso、SoC/ASIC設計
仕事の魅力
大規模SoCの階層blockからchip topまで、物理検証とIR解析に携われる案件です。Calibre、LPE、IR-Drop、EM解析に加え、スクリプトによる効率化経験も活かせます。
職場環境
■横浜・みなとみらい地区での勤務
■在宅勤務不可
- 応募資格
-
- 必須
-
■必須条件
・基本的な手書きレイアウト設計の実務経験
・レイアウト設計報告書等の技術文書作成経験
・Calibreの実務使用経験
・LPE/IR-Drop/EM検証の実行・解析経験
・csh/TCL/Perl/Python等のスクリプト作成経験
・周囲と円滑に連携し、自立して業務を進められる方
■歓迎条件
・InnovusまたはICC2を用いたチップレイアウト設計経験
・Cadence IC6/Virtuosoの実務使用経験
・SoC/ASIC設計経験
・英語文書の読み書き
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 571~724万円
