募集要項
- 仕事内容
-
業務
半導体レイアウト設計・検証｜VirtuosoXL・DRC／LVS
特徴・メリット
VirtuosoXL・DRC／LVS経験を活かせる／メモリレイアウト・回路設計経験歓迎／専門性を深められる
職種
半導体・LSI レイアウト設計エンジニア
仕事内容
半導体・LSIのレイアウト設計開発を担当します。
主な業務：
■半導体レイアウト設計
■Cadence VirtuosoXLを用いたレイアウト作業
■DRC（Design Rule Check）による設計ルール検証
■LVS（Layout Versus Schematic）による回路・レイアウト整合検証
■DRC／LVS検証結果の確認、エラー修正
■設計者・関係者との技術調整
経験に応じて、メモリレイアウト設計やCalibre DRCルール作成経験も活かせます。
仕事の魅力
VirtuosoXLを使ったレイアウト設計からDRC／LVSの物理検証まで、半導体レイアウト設計の主要工程に携われます。メモリレイアウト、回路設計、Calibre DRCルール作成の経験がある方は、これまでの専門性をさらに活かせる案件です。
職場環境
■大船地区での勤務
■在宅勤務不可
■自立してレイアウト設計・検証を進められる経験者を想定
■チーム人数／同社社員在籍状況／OJT体制：【要確認】
- 応募資格
-
- 必須
-
■必須条件
・半導体／LSIのレイアウト設計経験
・VirtuosoXLを使用したレイアウト設計経験
・DRC／LVS等のレイアウト検証ツールの使用経験
・周囲と円滑に連携し、自立して業務を進められる方
■歓迎条件
・メモリレイアウト設計経験
・アナログ／デジタル回路設計経験
・Calibreを使用したDRC検証経験
・Calibre DRCのルール作成経験
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 571～724万円
