募集要項
- 仕事内容
-
業務
大規模SoC DFT実装・検証|ATPG・MBIST・SCAN・BSD
特徴・メリット
在宅勤務可/大規模SoC/Tessent・TetraMAX・VCS等の経験を活かせる
職種
半導体・LSI/SoC DFT(Design for Test)エンジニア
仕事内容
大規模SoCのDFT(Design for Test:テスト容易化設計)実装・検証を担当します。
主な業務:
■階層blockおよびchip topのDFT実装・検証
■ATPGによるテストパターン生成、論理検証
■MBIST/SCAN/BSD等のテスト回路実装・検証
■Tessent/TetraMAX/VCS/DFT Compiler等を用いた設計・検証
■検証結果の解析、不具合切り分け、修正確認
■必要に応じてTCL/Perl/C等による作業効率化
■設計/検証内容のレビュー、関係者との技術調整
仕事の魅力
大規模SoCの階層blockからchip topまで、DFT実装・検証に深く携われます。ATPG・SCAN・MBISTなどのDFT経験をそのまま活かせるほか、Tessent、TetraMAX、VCS、DFT Compiler等のEDAツール経験を活かして、半導体テスト設計の専門性をさらに高められる案件です。
職場環境
■東芝情報システム 川崎本社での勤務
■在宅勤務可
■自走できる中堅クラス以上を想定
- 応募資格
-
- 必須
-
■必須条件
・DFT実装またはDFT検証の実務経験
・ATPGによるパターン生成・論理検証の経験
・SCAN、MBIST、BSD等いずれかのテスト回路実装・検証経験
・周囲と連携し、自立して業務を進められる方
■歓迎条件
・Tessent/TetraMAX/VCS/DFT Compiler等の使用経験
・TCLスクリプト作成経験
・Conformal LEC/Formality等の等価性検証経験
・PrimeTime/Tempus等のタイミング検証経験
・SDC作成経験
・Perl/C等による自動化・効率化経験
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 571~724万円
