募集要項
- 仕事内容
-
世界トップクラスのプロービングカンパニーとして、研究開発にも■電気系設計開発マネジメント
積極的に投資し、最先端の技術や製品を提供。社会の基盤である
インフラやエレクトロニクス製品の安心・安全を支えています。
半導体検査装置の中でテスタの開発・設計業務をご担当いただきます。
FPGA部分を中心に、将来的には周辺回路やシステム設計まで
幅広く関わることが可能です。
ベテラン社員から若手社員への技術継承を行う橋渡し役として
チームを牽引いただくことを期待しています。
【具体的な業務内容】
・FPGA仕様検討と種類選定（目標スペックに基づいた選定、仕様検討、外注依頼用仕様書作成）
・FPGA論理回路設計・実装・シミュレーション・実機デバッグ（Verilog HDL、VHDLによる設計・コーディング）
・関係ドキュメント作成および設計レビュー対応
（変更の範囲）会社の定める業務
【同社の強み】
同社は半導体検査器具や検査装置分野において
世界トップクラスのシェアを誇るグローバル企業です。
AI半導体をはじめとする技術革新が進む中、高度化するお客様の
ニーズに応える製品群を展開しており、圧倒的な技術力と
安定した事業基盤を有しています。
【入社後について】
テーマ別のグループ内勉強会や、状況に応じた研修・社内外セミナー受講の
機会が豊富に用意されています。
若手からベテランまで率直に意見交換ができる風通しの良い環境で、
プロジェクトリーダーや専門スペシャリストを目指してキャリアを築くことが可能です。
- 応募資格
-
- 必須
-
【必須条件】
・FPGA論理回路設計経験（Verilog HDL、VHDLの経験1年以上）
・FPGA開発環境の使用経験（Quartus、Vivado、ISE等）
・基本的な電気設計の知識（アナログ、デジタル、電子回路）
・実機と計測器を使用したデバッグ経験
【歓迎要件】
・半導体検査装置またはテスタに関する実務経験
・高速インターフェース知識や経験（PCIe、DDR、Aurora等）
・Signal Integrityやタイミング解析経験
【求める人物象】
・ベテランと若手の技術的橋渡しができるスキルとコミュ力
・年齢や役職に関係なくフラットに接することができる方
・未習得の技術も学び・伝承していける積極性のある方
- 雇用形態
-
正社員
- 勤務地
-
青森工場
青森県平川市
受動喫煙対策：屋内全面禁煙（喫煙所あり）
- 勤務時間
- 8：45～17：30（実働7時間45分/休憩60分）
- 年収・給与
-
予定年収：450万円～750万円
＜賃金形態＞
月給制
■昇給：年1回
■賞与：年2回
※賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
- 待遇・福利厚生
-
・各種社会保険（雇用保険、労災保険、健康保険、厚生年金保険）
・慶弔見舞金制度
・団体扱い生命保険・損害保険
・財形貯蓄制度
・社員持株制度
・確定拠出年金制度
・人間ドック補助
・定期健康診断
・社員旅行補助
・社員貸付金制度
・退職金制度
・交通費支給
・住宅手当（本社勤務）
・語学能力手当
・技能手当
・家族手当
- 休日休暇
-
・完全週休2日制（土・日）、祝
・夏期休暇、年末年始休暇、リフレッシュ休暇、年次有給休暇、慶弔休暇、育児休暇、介護・看護休暇、創立記念日
＜年間休日日数：122日＞
