募集要項
- 募集背景
- 事業拡大のため
- 仕事内容
-
プライム上場G／世界トップクラスシェア／フラッシュメモリの大手半導体メーカー【職務概要】
高速シリアルI／Fコントローラ(プロトコル層)に関する以下の業務を担っていただきます。
【職務詳細】
1. システムアーキテクチャ設計・要件定義：
・高速シリアルI／F規格に基づく内部構造(アーキテクチャ)の定義
・PPA(性能・電力・面積)最適化、CDC考慮、スループット最大化の検討
2. デジタル回路設計(RTL設計)：
・Verilog／SystemVerilogを用いた、プロトコル層の論理設計および実装
・論理合成・静的タイミング解析(STA)に基づく、タイミング収束および低消費電力設計の適用
3. UVMを用いた検証：
・UVM検証環境を用いて、プロトコル動作を網羅的に検証
【使用ツール】
・ RTL設計 ： Verilog HDL， System Verilog
・ 検証環境 ： UVM， System Verilog
・ Linux環境， プログラミング言語 (C言語， Python， Perlなど)
【業務のやりがい・魅力】
・モバイル向けストレージの分野においてトップランナーであり、自身の貢献が自社のビジネスに直結していることが実感できる
【業務内容変更の範囲】
その他会社が指示する業務
- 応募資格
-
- 必須
-
【必須】※以下全て有する方
■RTL設計経験
■デジタル回路設計経験
■設計業務のリーダー経験（規模問わず）
■大規模LSI(SoC)開発に興味・やる気のある方
【尚可】
□高速 I／F IP(PCIe／Ethernet／USB等)の開発経験のある方
□アーキテクチャ設計経験
□部門間におけるコミュニケーションに抵抗のない方(業務調整・交渉)
□英語での業務経験
【職場環境】
・在宅勤務：2～3日／週程度※業務事情による
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- -
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(2ヶ月)
- 勤務地
-
〒247-8585 神奈川県横浜市栄区笠間2-5-1
各線「大船」駅より徒歩8分
勤務地変更の範囲：会社が指定する場所
- 勤務時間
- 8時30分～17時15分（フレックスタイム制）
- 年収・給与
-
年収:550万～1260万程度
月給制：月額333000円
給与:※経験や能力を考慮して、決定します
賞与:年2回（7月、12月）※管理職採用の場合：年俸制
昇給:年1回
- 待遇・福利厚生
-
住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、独身寮、単身寮、家族社宅、財形貯蓄制度、企業年金制度
喫煙情報：屋内禁煙
- 休日休暇
- 年間休日125日(2025年度)、完全週休2日制(土日)、祝日、ＧＷ休暇、夏季休暇、年末年始休暇、有給休暇、育児休暇、 介護休暇、赴任休暇 等
- 選考プロセス
-
書類選考→一次面接→最終面接→内定
※状況により変更になる場合あり
