募集要項
- 仕事内容
-
■同社にて下記業務を担当していただきます。
・TSMCの先端プロセスノードにおける、アナログPLLまたはオールデジタルPLL（ADPLL）の設計。
・先端プロセスにおけるミックスドモード（混在シグナル／アナログ・デジタル混在）の設計フロー。
・PLL回路の観点からの、デバイスのベンチマーク（性能評価・比較）。
- 応募資格
-
- 必須
-
以下全てを満たす方
・電気電子工学（EE）のバックグラウンドをお持ちの方
・PLLの基本理論、およびMATLABコードを用いたPLLのモデリング（モデル作成）に関する知識や経験。
・スプレッド・スペクトラム・クロック（SSC：拡張変調クロック）に関する知識や経験。
・ナログまたはオールデジタルPLL（ADPLL）の設計経験。
- 雇用形態
- 正社員
- 勤務地
- 大阪府
- 勤務時間
- 09:00 - 18:00（コアタイム：00:00 - 00:00）
- 年収・給与
-
500万円～1200万円(経験能力考慮の上優遇)
昇給1回、賞与3回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当（上限10万円/月にて全額支給）
- 休日休暇
- （内訳）完全週休2日制（土日祝）、年末年始休暇、夏期休暇（有休3日間）、有給休暇（初年度(最大12日)， 2年目(13日)， 3年目(14日)， 4年目以降…+2日間（上限22日間） ）
