募集要項
- 仕事内容
-
■同社にて下記業務を担当いただきます。
【具体的には】
・マルチセンサ対応ICにおけるHSIF（高速インターフェース）回路の設計・開発
・USB、MIPI、シリアル高速IF等のRTL設計（Verilog / SystemVerilog）
・プロトコル制御ロジックおよびPHY周辺デジタル回路設計
・ARM搭載SoCにおけるバス接続・データ転送制御（DMA等）の設計
・シミュレーション・検証環境の構築および機能／性能検証
・アナログ特性評価（SI/PI、ジッタ、アイパターン評価 等）
- 応募資格
-
- 必須
-
※以下の全てを満たす方
・RTL設計経験（Verilog または SystemVerilog）
・デジタル回路設計の実務経験（ASIC/SoC）
・高速インターフェース（いずれか）の設計または理解（USB / MIPI / SerDes / PCIe 等）
・回路評価・デバッグの基本スキル（オシロスコープ等）
・TOECI 750点以上
・英語または中国語での技術コミュニケーション能力（会話・メール）
- 雇用形態
- 正社員
- 勤務地
- 京都府
- 勤務時間
- 08:30 - 17:00（コアタイム：00:00 - 00:00）
- 年収・給与
-
550万円～1150万円(経験能力考慮の上優遇)
昇給1回、賞与2回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
通勤手当、超勤手当、育英給付金など
【待遇・福利厚生】
社宅、財形貯蓄、保養所、医療施設、企業年金制度など
- 休日休暇
-
年間127日／（内訳）完全週休2日制（土曜日・日曜日）、祝日、年末年始、夏季、年次有給
年次有給休暇（入社後10日～、翌年度以降最高25日、※翌年度まで繰越可、時間単位取得可）、ファミリーサポート休暇、キャリア開発休暇、慶弔休暇、長期節目休暇 など
