募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
株式会社アドバンテストでの募集です。同社のテクノロジー開発本部に所属いただき、下記の業務を行っていただきます。
商品企画・商品開発（技術系）のご経験のある方は歓迎です。
■ポジション概要/役割：
論理回路設計（ASIC、FPGAなど）および自己診断プログラムや校正プログラムの開発に携わっていただきます。
■業務内容：
・ASIC/FPGAのデジタル回路設計（Verilog HDL System Verilog）
・診断プログラム開発、およびハードウェア評価
- 応募資格
-
- 必須
-
■必須条件：
・論理回路設計の経験をお持ちの方（ASIC、FPGAなど）
・Verilog HDLやSystemVerilogなどのHDLによる設計経験をお持ちの方
■歓迎条件：
・メンバーと協力してチームでの開発に貢献できる方
・C言語やC++などでのソフトウェア開発の経験をお持ちの方
・英語コミュニケーションに苦手意識のない方
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- ポジション・役割
- スタッフ
- 勤務地
- 群馬県
- 勤務時間
-
【就業時間】08:45 ～ 17:30
【労働時間制等】フレックスタイム制
【コアタイム】11:00 ～ 14:00
- 年収・給与
-
【年収】480万円 - 1100万円
- 待遇・福利厚生
-
【通勤手当】全額支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
【その他手当】住宅手当
- 休日休暇
-
【有給休暇】入社7ヶ月目には最低10日以上
【休日】完全週休二日制
土
日
祝日
GW
夏季休暇
年末年始
有給：入社7ヶ月目には最低10日以上 ※入社月により変動あり。
2023年度実績
GW（9日）／夏季休暇（9日）／年末年始（7日）
- キャリアパス・評価制度
- 【昇給】年1回 (6月)
