募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
株式会社アドバンテストでの募集です。■ポジション概要/役割
生産技術（機械）のご経験のある方は歓迎です。
伝送回路（プリント基板、部品パッケージ、コネクタ、シグナルインテグリティなど）の開発に携わっていただきます。
■業務内容
候補者様の適性に合わせ、下記いずれかの部署に配属予定です。
A部署：
・次世代テスト環境に向けた新試験技術・先行要素回路の開発（高密度集積化、実装を含む）
・次世代高速インターフェイス対応の試験手法／テスト環境制御に関わる要素技術開発
・高速伝送に関わる要素回路・フロントエンド回路/ASIC /パッケージ等の開発と評価（評価ボードでの波形・特性確認、改善）
B部署：
・半導体テスタの伝送回路のSI（シグナルインテグリティ）に関する技術開発
・伝送回路の仕様検討から電磁界シミュレータを使用した検証、性能評価
・まずはベテランのOJTを受けながらシュミレータや実機評価で経験をつみ、徐々に設計のレベルを上げて取り組んでいただきます。将来的に伝送回路のSI設計を牽引いただくことを期待しています。
■同ポジションのやりがい
・グループで活発に話し合いながら業務を進めるため、和気あいあいとしており、学びの機会も得られ成長しやすい環境です。
・若手からベテランまでバランスよく構成されており、フォロー体制が整っています。
■働き方
・想定残業は月30h程度です。
・フレックス／在宅勤務を実施中。※フルリモートは不可。
- 応募資格
-
- 必須
-
■必須条件：
・高速デジタル伝送回路の設計経験をお持ちの方
・アナログ伝送回路の設計経験をお持ちの方
■歓迎条件：
・SI（シグナルインテグリティ）に関する設計・評価のご経験をお持ちの方
例：高速信号の評価（波形/伝送路特性）や高周波PCB設計・測定の経験をお持ちの方。
例：電磁界シュミレータの操作経験をお持ちの方
・オシロスコープやネットワークアナライザの操作経験をお持ちの方。
・校正（CAL）/信号品質補正、FPGA制御、計測器制御（自動化）いずれかの経験をお持ちの方。（A部署）
・電子部品のパッケージ開発のご経験をお持ちの方（A部署）
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- 勤務地
- 群馬県
- 勤務時間
-
【就業時間】08:45 ～ 17:30
【労働時間制等】フレックスタイム制
【コアタイム】11:00 ～ 14:00
- 年収・給与
-
【年収】480万円 - 1100万円
- 待遇・福利厚生
-
【通勤手当】全額支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
【その他手当】住宅手当
- 休日休暇
-
【有給休暇】入社7ヶ月目には最低10日以上
※入社月に応じ1～22日を付与
※下限日数は、入社直後の付与日数
【休日】完全週休二日制
土
日
祝日
GW
夏季休暇
年末年始
有給：入社7ヶ月目には最低10日以上 ※入社月により変動あり。
2023年度実績
GW（9日）／夏季休暇（9日）／年末年始（7日）
- キャリアパス・評価制度
- 【昇給】年1回 (6月)
