募集要項

仕事内容: 外資系半導体メーカーでの募集です。
弱電回路設計のご経験のある方は歓迎です。
■デジタル回路エンジニアとして、下記業務を担当頂きます。

・製品要件ドキュメント（PRD）の読解と理解に基づき、ロジック回路のマイクロアーキテクチャ仕様を開発
・マイクロアーキテクチャ仕様に基づき、VerilogまたはSystem VerilogをHDLとして使用してレジスタ転送レベル（RTL）設計を開発
・ RTL動作を検証するためのスタンドアロン・テストベンチを開発
・設計のSystem Verilogアサーション（SVA）を記述および検証
・合成ツールおよび配置配線ツール用のタイミング制約とクロック定義を記述
・業界標準の合成ツール（Genus、Design Compilerなど）を実行し、タイミング問題が発生した場合は修正
・タイミング／面積／消費電力を含む様々な設計トレードオフを理解し、改善方法を知る
・業界標準のSTAツール（Prime Timeなど）の静的タイミング解析（STA）レポートを読解および理解する
・社内のアナログ、検証、バックエンド、システム、テストエンジニアリングなど、様々なチームとのクロスファンクショナルなやり取りとコミュニケーションチーム
・ SI後の立ち上げとデバッグ

応募資格

必須: 【必須】
・半導体/電気電子メーカーでのデジタル回路設計のご経験5年以上
・RTL or VerilogのCoding経験
・英語アレルギーがなくやる気がある方（コミュニケーションレベル）
・Matlab Simulinkの経験/知識歓迎

フィットする人物像: JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。

会社概要