募集要項
- 募集背景
-
開発体制を強化するため、新しいメンバーを募集します。
デジタル回路設計や検証の経験を活かし、最先端技術に挑戦したい方を歓迎します。
- 仕事内容
-
デジタル回路設計およびUVMを用いた検証業務をお任せします。・論理設計・実装
・PPA（性能・電力・面積）の最適化、CDC考慮、スループット最大化に向けたシステムアーキテクチャ設計・要件定義
・UVM検証環境を用いたプロトコル動作の網羅的な検証およびシミュレーション
▼開発環境・ツールの詳細
RTL設計にはVerilog HDLやSystem Verilogを使用し、検証環境にはUVM、System Verilogを用います。
また、Linux環境下でC言語、Python、Perlなどのプログラミング言語を用いた開発業務も行います。
【ポジションの魅力】
▼幅広いデジタル回路設計を通じた専門性の向上
アーキテクチャ設計、要件定義から、論理合成、タイミング解析（STA）、最新のUVM手法を用いた検証まで、上流から下流まで一貫したデジタル回路設計業務に携わることができます。
多様な業務を通じて、エンジニアとしての技術力と専門性を飛躍的に高められる環境です。
【将来的に従事する可能性のある仕事内容】
同社業務全般
【所属部署情報】
同部署では、多様なバックグラウンドを持つメンバーが、お互いの専門性を活かしながら一丸となって業務に取り組んでいます。
・幅広い経験を持つエンジニアが在籍
・各自の専門領域を尊重し合える風土
・実績と技術力に基づいた評価制度
- 応募資格
-
- 必須
-
■RTL設計の経験
■デジタル回路設計の経験
■設計業務におけるリーダー経験（規模不問）
- 雇用形態
- 正社員
- 勤務地
-
神奈川県
＜リモートワーク＞
一部リモートOK（出社要）
週2～3日
※業務事情による
＜将来的に勤務する可能性のある場所＞
本社および全ての支社、営業所
＜受動喫煙防止策＞
屋内全面禁煙、屋外に喫煙所を設置
- 勤務時間
-
フレックスタイム制 1日の標準労働時間：7時間45分
休憩時間：1時間
コアタイム：あり 11:00～13:30
月平均残業時間：20時間
※8:30～17:15の時間帯で勤務する社員が多いです。
- 年収・給与
-
年収：800～1210 万円
月給制
基本給：271000円～684000円
残業代：全額支給
変動手当：在宅勤務手当
次世代育成手当 18歳未満の扶養対象児童一人あたり15,000円／月
住宅費補助
※管理監督者採用の場合、年俸制となります。
通勤手当：あり 実費支給(上限なし)
賞与：あり 年2回（7月・12月）
昇給：あり 年1回
- 待遇・福利厚生
-
独身寮、単身寮、家族社宅、在宅勤務制度、財形貯蓄制度、企業年金制度等
【研修・育成制度】
・OJTを中心に、部門内での充実した教育プログラムが用意されています。
・Web上で選択可能な多彩な教育システムも整っているため、自分のペースで学びたい内容を選び、キャリアアップに繋げることができます。
【入社後の教育／OJT 一例】
・キャリア入社者用技術教育プログラム
・新人向けの横断教育プロジェクト（研究論文の読解会）
・部門内チームミーティングでの勉強会
・装置メーカー、パーツメーカーによる勉強会
・他工場の見学 など
- 休日休暇
-
【年間休日】125日
【休日内訳】 完全週休2日制 土曜日,日曜日,祝日,夏季休暇,年末年始休暇,GW休暇,産前・産後休暇,育児休暇,介護休暇,特別休暇
- 選考プロセス
-
面接1回
※選考フローは変動する可能性があります。
