募集要項
- 仕事内容
-
テストチップ設計エンジニアとして下記業務をご担当いただきます。
【具体的には】
■テストチップの物理設計およびPPA解析
・バックエンド（BE）実装および関連フローの開発：チップレベルのプランニング、PG（電源／接地）ネットワーク設計から、フロアプラン、配置（Place）、CTS（クロックツリー合成）、配線（Route）、電力解析（PDNAサインオフ）、および包括的な物理検証まで、バックエンド実装フロー全体を推進する。
・設計手法およびEDAツール・ユーティリティの開発：バックエンド実装に特化した設計手法と、関連するEDAツールのユーティリティを開発・強化する。これには、新しいプロセス技術から生じる課題へのソリューション作成や、顧客を効果的にサポートするためのユーティリティ開発が含まれる。
・テクノロジー・ベンチマーク：詳細なテクノロジー・ベンチマークを実施し、新しいプロセス技術のPPA特性を徹底的に理解・評価する。
■プロセス開発チーム、回路設計チーム、およびEDAベンダーと緊密に連携し、堅牢な設計フローを定義・実装する。
■タイミング、電力、物理検証のエラーを含む、複雑な物理設計上の問題を分析しデバッグする。
■設計プロセスおよび手法の継続的な改善に貢献する。
■設計仕様、手法、および結果を明確かつ簡潔にドキュメント化する。
- 応募資格
-
- 必須
-
※下記いずれも必須
・デジタル・バックエンドIC設計における5年以上の実務経験（物理設計およびサインオフに重点を置いた経験）
・電力解析（PDNAサインオフ）および静的タイミング解析（STA）の実務経験
・設計自動化およびフロー開発のためのスクリプト言語（例：Tcl、Python、Perl）の経験
・物理設計フロー全体（フロアプラン、パワーグリッド設計、配置、CTS、配線、物理検証[DRC／LVS／Antenna]）における確かな専門知識
・業界標準の物理設計用EDAツール（例：Cadence Innovus、Synopsys Fusion Compiler、PrimeTime、RedHawk、Calibre）の習熟
・先端CMOSプロセス技術と、それが物理設計に与える影響に関する深い理解
・ビジネスレベルの英語力（海外のエンジニアと技術的な議論ができること）
- 雇用形態
- 正社員
- 勤務地
- 北海道、東京都、北米
- 勤務時間
- 09:00 - 17:30
- 年収・給与
-
500万円～1200万円(経験能力考慮の上優遇)
昇給有、賞与無
- 待遇・福利厚生
-
【保険】
健康保険、厚生年金、雇用保険、労災保険
【諸手当】
通勤手当、残業手当
【待遇・福利厚生】
※定年65歳
- 休日休暇
- 年間120日／（内訳）完全週休2日制（土・日）、国民の祝日、・年次有給休暇（20日 入社初年度は入社した月に応じる日数の年次有給休暇を付与する）、創立記念日（8/10）、年末年始休暇、慶弔休暇、産前・産後休暇、育児休暇、介護休暇
