募集要項
- 仕事内容
-
メモリテスタ用のデバイス・インターフェースとして、高周波デジタル信号および電力を高忠実度で伝送するユニットの新製品開発に従事していただきます。
【具体的には】
新製品開発のプロジェクトマネジメント、および、信号伝送ユニットの電気性能実現に関する技術開発
・製品の実現性検討から性能評価までの開発プロセスの実行および管理
・電磁界シミュレータを使用したPCB、ケーブル、コネクタを統合した伝送線路およびそのアーキテクチャに関する開発業務
・製品ユニットとしての伝送線路に関する設計業務（部品選定、伝送特性計算など）
・伝送線路性能の実験評価業務（実験計画法による評価、伝送特性測定）
・上記に関する付帯業務
【このポジションの魅力】
・メモリインターフェースの最高データレートを超える性能のテストフロントエンドの開発であるため、最新メモリデバイスが市場リリースされる前に最先端の技術開発に携わることができます。
・同社は最先端へチャレンジし続ける業務であるため、新しいことへのチャレンジを積極的に推進できる環境作り（教育、支援）を重要視しています。
・同社は定型業務ではなく、研究開発色が強い業務であるため、好奇心と自律を大切にしています。
- 応募資格
-
- 必須
- ・Verilog-HDLやSystemVerilogなどのHDLによる設計経験をお持ちの方（ASICやFPGA等）
- 雇用形態
- 正社員
- 勤務地
- 群馬県
- 勤務時間
- 08:45 - 17:30（コアタイム：11:00 - 14:00）
- 年収・給与
-
500万円～1100万円(経験能力考慮の上優遇)
昇給1回、賞与2回
- 待遇・福利厚生
-
【保険】
健康保険、雇用保険、労災保険、厚生年金
【諸手当】
時間外勤務手当、通勤手当、別居手当 他
【待遇・福利厚生】
各種社会保険、健康保険組合、企業年金基金、確定拠出年金、従業員持株制度、財形貯蓄制度、再雇用制度、育児休職制度、家賃補助制度、借上寮制度など
- 休日休暇
-
年間132日／（内訳）完全週休2日制（土日祝）、GW休暇、夏季休暇、年末年始休暇、産前・産後休暇、育児休暇、リフレッシュ休暇等
※年間有給休暇：入社月に応じ1～22日を付与
