募集要項
- 募集背景
- 事業拡大のため
- 仕事内容
-
【日立GPの安定基盤】最先端技術に携わることが出来ます／福利厚生充実◎【職務概要】
半導体デバイスのアナログ・デジタル混載IC（車載・カメラ用測距センサー、CMOSイメージセンサー、車載用パワーMOS、メモリ周辺回路、PLL、ADC、DACなど）の回路設計／検証、レイアウトを担当して頂きます。
上記以外に半導体デバイスの特性評価を担当することもあります。
他にも半導体デバイス設計環境構築（PDK開発、デバイスパラメータモデル化設計）を担当することもあります。
【同社の体制について】
半導体デバイスのアナログ設計技術をベースにアナログ・デジタル混載IC（車載・カメラ用測距センサー、CMOSイメージセンサー、車載用パワーMOS、メモリ周辺回路、PLL、ADC、DACなど）の回路設計／検証、レイアウト、特性評価をメインに行っています。他にも半導体デバイス設計環境構築(PDK開発、デバイスパラメータモデル化設計）なども対応しています。
部門全体では協力会社を含め約４０名規模（自社社員３０名程度）の体制でプロジェクトを推進しており、大手半導体メーカー、日立研究部門と長期案件に携わっています。
今回、アナログ設計者の若手から中堅までクラスの人財の募集と案件拡大、チーム力強化のためのプロジェクトリーダーを担っていただく主任クラスの人財を募集いたします。業務は顧客先常駐による請負業務がメインになります。ご入社後は各プロジェクトリーダーのもと、業務経験を積んでいただき、アナログ設計者としての活躍と、将来的にはプロジェクトリーダーとしての活躍を期待しています。
【業務内容変更の範囲】
会社が定める業務
- 応募資格
-
- 必須
-
【必須】
・回路設計経験（CADENCE Virtuso Schematic Editor）
・回路検証経験（CADENCE Spector ， ADE）
・レイアウト設計経験（CADENCE Virtuso Layout Editor XL）
・レイアウト検証経験（Calibre DRC／LVS／ERC ， CADENCE RVE）
・半導体デバイス評価経験（オシロ、マルチメーター）
・Unix／Linux コマンドを扱えること
・Microsoft Officeソフトを扱えること（Excel， PowerPoint， Word， Outlook）
※回路 or レイアウトだけのスキルを持った方でも可
【尚可】
・顧客向けドキュメント作成能力
・半導体デバイスの基本知識（動作・機能）
・PDK開発経験
・CADENCE SKILL
・技術英語の判読
・プログラム言語（Python、C++、VBAなど）を使用した経験
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- ・セルフスターターな方
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(3ヶ月※待遇の変動なし)
- 勤務地
-
東京都 ※配属先により異なる
配属先により異なる
勤務地変更の範囲：会社が定める事業所
- 勤務時間
- フレックスタイム制（コアタイム／10：15～14：45）
- 年収・給与
-
年収:450万～700万程度
月給制：月額375000円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:年2回（6月、12月）
昇給:年1回（6月）
- 待遇・福利厚生
-
深夜手当、休日勤務手当、通勤手当（会社規定に基づき支給）、子ども・介護等支援手当、住宅手当（社内規定により支給）、在宅勤務（一部従業員利用可）、出産・育児支援制度（一部従業員利用可）、社員持株会、財形貯蓄制度、保養所利用可、各種資格に対する報奨金制度 等
喫煙情報：屋内禁煙
- 休日休暇
- 年間休日126日（2025年度実績）、完全週休2日制（土日）、祝日、年末年始休暇（5日）、夏期休暇（5日）、有給休暇（入社半年経過時点10日付与、最高付与日数24日）、GW休暇、創立記念日休暇
- 選考プロセス
-
書類選考→適性検査・一次面接→最終面接→内定
※状況により変更になる場合あり
