募集要項
- 募集背景
- コンサルタントより詳細をご説明させていただきます。
- 仕事内容
-
これまでのご経験を生かして活躍しませんか。アナログレイアウト設計業務としては、回路設計者と協力し、回路特性への影響を考慮したGDSデータの作成、各種物理検証とエラー対策の実施、を行うことを主としています。アナログレイアウト設計は業務委託を行うケースも多いため、業務委託の管理も行います。また、レイアウト業務としてEDAツールによる効率化が重要であり、ツール活用の検討も実施していきます。CIS設計はアナログ設計だけではなく、デバイス、画素、ロジック(デジタル)、モジュールなど他の技術領域と協力して作り上げるため、他分野とのコミュニケーションを取りながら開発を行っています。
エンジニアの転職はメイテックネクストへご相談ください
■組織としての担当業務
モバイル機器(主にスマートフォン等)向けCMOSイメージセンサーの商品開発を行っており、主に、アナログ設計および製品評価を担当しています。アナログ設計技術の実装を通してイメージセンサーのキーとなる画像品質の向上を行っています。特に、スマートフォン向けのイメージセンサーでは、低消費電力と省面積が求められますので、両立する技術開発の商品化を進めていきます。
■想定ポジション
PJ開発におけるレイアウト設計リーダー もしくは アナログレイアウト設計エンジニア
■職場雰囲気
20代の若手エンジニア～40代のベテランエンジニアまで多数在籍しており、女性エンジニアも活躍しています。また、設計～評価までしっかり連携して業務を行っているところであり、設計と評価が議論し合い、お互いにフィードバックをかけていくことでレベルアップする取り組みなどを実施しています。
■描けるキャリアパス
センサー領域でのアナログ設計のエキスパートや、イメージセンサー全体のプロジェクトリーダー等幅広くご自身のやりたいことに基づいてキャリア形成可能です。
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
■ソニーセミコンダクタソリューションズの強み・特徴
・CMOSイメージセンサーにおいて世界シェアNo.1を誇り、スマートフォン用途を中心に圧倒的な競争力を有するリーディング企業...
- 応募資格
-
- 必須
-
・半導体のアナログ回路のレイアウト設計・検証業務を経験されている方。※半導体の種類は問いません
・Cadence社 DF-II Virtuosoの使用経験
・英語：業務に関する英語のドキュメントを読んで理解できる方
【歓迎】
・CMOSイメージセンサーでの設計経験があると望ましい。
・アナログ回路の設計経験、および、ChipTOPレイアウトフラプラン構築経験
- 歓迎
- 応募資格をご覧ください。
- フィットする人物像
- 応募資格をご覧ください。
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 09:00～17:30
- 年収・給与
-
800万円～1300万円
■年収についての補足
担当：600～800万円 上級担当：800万円～1000万円／リーダー：950万円～1300万円 ※経験・能力を考慮し、規定により決定致します。
- 待遇・福利厚生
-
■諸手当
通勤手当 【その他制度】住宅資金貸付、財形貯蓄制度、社員持株会、独身寮 自分のライフスタイルにあった福利厚生を、数多くのプログラムの中から自分の意思で選択することが可能です。
■各種保険
健康保険 厚生年金 雇用保険 労災保険
- 休日休暇
-
■休日：年間休日125日（2025年度）：完全週休2日制（土・日）、国民の祝日、年末年始、夏季一斉休日、個人別休日（個人が設定できる休日）
■有給休暇：初年度17日、最大24日付与。入社日に付与。
■積立休暇：妊娠／出産／不妊治療・子の看護・介護・ボランティア活動・私傷病等のライフイベントに安心して臨める仕組みとして、上限20日の積立休暇制度があります。
積み立てられる日数は、年度付与分の年次有給休暇のうち20日を超える部分で、1年につき4日が限度となります。
■特別休暇：特別休暇は結婚休暇、忌引休暇、育児休暇、介護や不妊治療等を行う際に使用できる休暇等があります。
- 選考プロセス
- ■面接回数2■試験内容書類選考→1次 技術専門面接（オンライン）→SPIテスト・最終面接（オンライン）
