募集要項
- 募集背景
- FPGAを活用した企画・開発を推進のため
- 仕事内容
-
【東証プライム上場】フラットでオープンな環境でスキルアップ可能！【職務概要】
同社のRTL設計エンジニアとして、同社のR＆D推進センターにおいて、FPGAを活用した企画・開発、および先端技術の研究開発を牽引していただきます。
【職務詳細】
■R＆D（研究開発）
・自社内研究：テーマ検討、稟議起案、研究推進。必要な機器の選定・購入も可能です。
・共同研究：他社とのオープンイノベーションプロジェクトへの参画。
・アウトプット：研究成果に基づいた特許出願、学会・外部メディアへの発信（広報調整の上）。
※過去には放送業界向け製品で日本・EU・米国での特許取得や発明奨励賞の受賞実績があります。
■既存製品の製品サポート・プロダクト開発
・自社製品に対する先端技術の導入。
・既にプロダクト化したものへの機能追加、バグFIX。
・状況に応じ、研究成果のプロダクト化に際してプロダクトマネージャーを担うことも可能です。
【働き方】
週最大3回のリモートワークが可能で、ワークライフバランスを保ちながら研究に専念できます。
【業務内容変更の範囲】
同社業務全般
- 応募資格
-
- 必須
-
【必須】
・Verilog HDLを用いたRTLレベルでの設計、実装経験3年以上
・テストベンチ設計の経験
・デジタル設計に関する基礎知識
・ソフトウェア、スクリプティングのスキル
【尚可】
・エッジAI（低消費電力設計）の経験
・ニューロモルフィックやAI関連の知識
・チーム開発能力
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- ・セルフスターターな方
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(3ヶ月)
- 勤務地
-
〒104-0033
東京都中央区新川1-21-2 茅場町タワー11F
東京メトロ東西線／日比谷線「茅場町」駅4b出口より徒歩7分
勤務地変更の範囲：本社及び全国の事業場、支社、営業所
- 勤務時間
-
9：00～18：00
※時差出勤制
- 年収・給与
-
年収:624万～801万程度
月給制：月額323100円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:年2回（6月・12月）
昇給:年1回
- 待遇・福利厚生
-
各種社会保険完備、通勤手当（会社規定に基づき実費支給）、退職金制度、社員寮（入寮条件あり）、健康診断、保健師健康相談、朝食無料、健康飲料会社補助、健保運動施設、慶弔金（結婚祝い金、弔慰金、出産祝い金、災害見舞金）、懇親会費用補助、健康保険組合保養所、サークル活動、財形貯蓄、社員持株会
喫煙情報：屋内禁煙
- 休日休暇
- 【年間休日122日】完全週休2日制（土日）、祝日、年間有給休暇12日～20日（入社直後の付与日数）、年末年始（12月29日～1月4日）、リフレッシュ休暇（5日）、時間有休、時間代休、育児休暇制度（復帰率92.3%）、育児短時間勤務制度（中学校入学まで）、介護短時間勤務制度
- 選考プロセス
-
一次面接（部門リーダー）、WEB適性検査事前受験+最終面接（代表取締役、役員、本部長）→内定
社内見学、面談（現場メンバー）※面接後、任意実施
※状況により変更になる場合あり
