募集要項
- 募集背景
- 事業拡大のため
- 仕事内容
-
プライム上場G／世界トップクラスシェア／フラッシュメモリの大手半導体メーカー【職務概要】
下記業務を通じて、高速インターフェースの品質向上に貢献する役割を担っていただきます。
【職務詳細】
1、高速インターフェースの選定
・PCIe PHYやDDR PHYなどのアナログIP（PHY）を選定します。
2、信号品質の確保
・インターフェースの信号品質（Signal Integrity）を維持するためのトレーニング機構やサポート機能の効果および妥当性を確認します。
3、評価と解析
・IPベンダーから提供されるアナログ設計の評価結果を収集します。
・必要に応じて、実機評価や信号品質解析（SI解析）を自ら実施します。
4、部門間の調整
・装置設計（基板やファームウェア開発）部門と連携し、調整を行います。
5、フィードバックと渉外対応
・IPベンダーに対して課題をフィードバックし、仕様変更や解析業務の依頼を行います。
【組織のミッション】
ＳＳＤで必要とされる機能・性能・コストを踏まえ、最適な内製ＳｏＣ開発の企画を行うとともに、それに沿ったアーキテクチャを策定し、そのＳｏＣの開発設計業務をつかさどる。
【業務内容変更の範囲】
その他会社が指示する業務
- 応募資格
-
- 必須
-
【必須】
■高速インターフェースにおけるSI（Signal Integrity）解析経験を3年以上お持ちの方
■TOEIC 550点以上相当の英語力をお持ちの方
(英語を使用するシーン：KIOXIA海外現法／ベンダーと会議やメールでのやりとりが発生)
【尚可】
□JEDECが定めるDDRおよびLPDDRメモリ規格についての知見をお持ちの方
□PCI-SIGが策定したPCIeインターフェース規格についての知見をお持ちの方
□IP／EDAベンダーとの渉外対応経験をお持ちの方
【在宅勤務】2～3日／週程度
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- -
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(2ヶ月)
- 勤務地
-
神奈川県横浜市栄区笠間2-5-1
各線「大船」駅より徒歩8分
勤務地変更の範囲：会社が指定する場所
- 勤務時間
- 8時30分～17時15分（フレックスタイム制）
- 年収・給与
-
年収:600万～900万程度
月給制：月額300000円
給与:※経験や能力を考慮して、決定します
賞与:年2回（7月、12月）※管理職採用の場合：年俸制
昇給:年1回
- 待遇・福利厚生
-
住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当、独身寮、単身寮、家族社宅、財形貯蓄制度、企業年金制度
喫煙情報：屋内禁煙
- 休日休暇
- 年間休日125日(2025年度)、完全週休2日制(土日)、祝日、ＧＷ休暇、夏季休暇、年末年始休暇、有給休暇、育児休暇、 介護休暇、赴任休暇 等
- 選考プロセス
-
書類選考→一次面接→最終面接→内定
※状況により変更になる場合あり
