募集要項
- 募集背景
- 業績好調に伴う増員
- 仕事内容
-
◎大手メーカーでの就業経験を積める◎さまざまなキャリアを描いて成長できる◎【職務概要】 同社の顧客先にて、下記業務をお任せいたします。
■高速インターフェース（IF）回路の設計
・PCIe， USB， DDR， SerDesなどの、高速IF回路ブロックのアーキテクチャ検討から詳細設計までを担当
・高速信号伝送における、信号品質、ノイズ、ジッタ、消費電力などを考慮した回路設計
■回路シミュレーション・特性評価
・SPICEなどの回路シミュレーターを用いて、設計した回路の機能、性能、特性を詳細に評価
・シミュレーション結果に基づき、回路の最適化や問題点の特定・改善を行う
■レイアウト設計者との連携
・設計した高速IF回路の意図や性能要件を、正確にレイアウト設計者に伝え、密接に連携しながら、最適なレイアウト設計を実現
・レイアウト後の寄生抽出結果をフィードバックし、再シミュレーションによる性能
検証を行う
■検証環境構築とデバッグ
・回路検証環境の構築やテストパターンの作成を行い、機能検証、性能検証を実施
・試作チップの実測評価にも関わり、デバッグを通じて設計の最終確認を行う
■Cadence環境での設計遂行
・Cadence Virtuosoを含む関連ツールを駆使し、効率的かつ高品質な設計を実現
■Verilogを用いた検証支援
・Verilog等の記述言語を用いて、デジタル連携部の検証やモデル作成を支援
【業務内容変更の範囲】
同社業務全般
- 応募資格
-
- 必須
-
【必須】
・T40n以降の設計プロセスにて、設計経験がある方
・Cadence環境にて、設計経験がある方
・回路設計／検証を自走出来る方
- 歓迎
- ※活かせる経験については上記「応募資格」欄に併記しております
- フィットする人物像
- ー
- 雇用形態
-
雇用形態：正社員
契約期間：無期
試用期間：有(3ヶ月（条件に変更なし）)
- 勤務地
-
神奈川県厚木市岡田 ※プロジェクト先により異なる
※プロジェクト先により異なる
勤務地変更の範囲：取引先(案件先)の勤務地により異なる
- 勤務時間
- 8時30分～17時30分 ※プロジェクトにより異なる
- 年収・給与
-
年収:481万～589万程度
月給制：月額340000円
給与:■経験、スキル、年齢を考慮の上、同社規定により優遇
賞与:年2回（7月、12月）
昇給:年1回（8月）
- 待遇・福利厚生
-
通勤手当（月5万円まで）／住宅手当／家賃補助／引っ越し補助／時短制度／出産・育児支援制度／資格取得支援制度／研修支援制度／U・Iターン支援制度／継続雇用（再雇用）制度／子育て拠出金／財形貯蓄／寮・社宅あり／企業型確定拠出年金／退職金制度／健康診断／保養所利用可能／サークル活動支援など
喫煙情報：屋内禁煙
- 休日休暇
- 【年間休日120日】完全週休二日制／土日祝／有給休暇（入社半年経過後に10日付与）／年末年始休暇／慶弔休暇／介護休暇など
- 選考プロセス
-
書類選考→面接（数回）→内定
※状況により変更になる場合あり
