募集要項
- 募集背景
- コンサルタントより詳細をご説明させていただきます。
- 仕事内容
-
これまでのご経験を生かして活躍しませんか。【業務内容】
エンジニアの転職はメイテックネクストへご相談ください
12V～80Vアプリケーション向けの最先端スイッチング用パワーMOSFETを開発するシニア・スタッフ・デザインエンジニアを募集しています。本ポジションでは、アーキテクチャ構想から最終製品の特性評価まで、製品ライフサイクル全体に関与していただきます。
具体的には、新規パワーMOSFETデバイス構造の構想・開発、性能および耐久性（ラギッドネス）の最適化、ならびにデバイス能力および限界を実証するための試験・評価手法の開発を担当していただきます。
経験豊富なデバイスエンジニアおよびプロセスインテグレーションエンジニアのチームと連携し、最も要求の厳しいパワーアプリケーション向けに、コスト効率が高く量産可能なデバイスを開発していただきます。本ポジションは注目度が高く、事業および技術の両面で大きなインパクトを与える可能性があります。
【業務詳細】
・急成長中の事業部向けに、高性能・高信頼性のパワースイッチングデバイス技術を開発する
・プロセスエンジニアと密接に連携し、新規プロセスフローおよび設計ルールの開発を推進する
・重要なプロセスおよび設計パラメータを最適化するため、TCADシミュレーション実験を設計・実行する
・事前に定義された仕様に対する歩留まりに影響を与える重要設計パラメータおよびプロセス感度を特定する
・社内CADおよびレイアウトチームと協力し、テストマスクおよび製品マスクのレイアウトやパラメータ化セル（P-Cell）を開発する
・スプリット実験のプロセスおよび設計を立案・解析する
・アプリケーションエンジニアおよびテストエンジニアと連携し、特性評価データを収集し、堅牢な評価手法を確立する
・デバイス構造およびアプリケーションストレスに基づき、新技術に必要な試験要件を特定する
・実測データおよびテスト構造データを解析し、問題解決およびデバイス設計・プロセスの最適化を行う
・既存のパワー半導体製品に対する技術サポートを提供する
※職務範囲の詳細および将来的な勤務地や業務内容の変更可能性については、面接プロセスの中で説明されます。
【募集背景】
本チームは、PCP向けSPS FETの設計を担当しています。昨年、4...
- 応募資格
-
- 必須
-
【必須】
・商業的に成功したパワーMOSFET開発の実績を有すること
・半導体デバイス物理／固体物理の知識
・半導体デバイスのプロセスインテグレーションに関する知識・経験
・半導体デバイスの信頼性物理に関する知識
・高耐圧VDMOSデバイスのエンジニアリング経験
・パワー半導体デバイスの製品開発経験
・TCADによるプロセスおよびデバイスシミュレーションの経験（Sentaurusの使用経験が望ましい）
・製品マスクおよびテストマスクのレイアウト設計経験（Cadence Virtuosoの使用経験が望ましい）
・実験計画法（DOE: Design of Experiments）の理解および活用経験
・マイクロエレクトロニクス分野における構造解析および化学分析に関する基礎的知識
・パワーデバイスの試験・特性評価装置および評価手法に関する実務レベルの知識
・スイッチドモード電源アプリケーションおよびそれに伴うデバイスストレスの理解
・英語での会話能力
・日本語でのビジネスレベルの能力
【歓迎】
・製品マスクおよびテストマスクのレイアウト設計（Cadence Virtuosoの使用経験があれば尚可）
・実験計画法（DOE: Design of Experiments）の手法
・マイクロエレクトロニクス分野における構造解析および化学分析に関する基礎的な実務知識
・パワーデバイスの試験・特性評価装置および評価手法に関する実務レベルの知識
・スイッチドモード電源アプリケーションおよびそれに伴うデバイスストレスへの理解
- 歓迎
- 応募資格をご覧ください。
- フィットする人物像
- 応募資格をご覧ください。
- 雇用形態
- 正社員
- 勤務地
- 群馬県
- 勤務時間
- 09:00～17:30
- 年収・給与
-
680万円～1100万円
■年収についての補足
前職でのご経験、能力を考慮の上、同社規定により優遇いたします。
- 待遇・福利厚生
-
■諸手当
通勤手当 住宅手当 残業手当 財形貯蓄制度 持株会制度 企業年金制度 など
■各種保険
健康保険 厚生年金 雇用保険 労災保険
- 休日休暇
- 完全週休2日制 慶弔休暇 年末年始 夏期休暇 有給休暇 出産予定・育児休職
- 選考プロセス
- ■面接回数2■試験内容Teamsによるオンライン面接またはFtoFでの面接2回程度
