募集要項
- 仕事内容
-
＜仕事内容＞
今回おまかせする業務はLSI設計です。
【具体的には】
・アナログ回路ブロックのレイアウト設計
回路図に基づき、アナログ回路ブロックの高精度なレイアウト設計を行います。
信号品質、ノイズ耐性、マッチング、寄生容量といった要素を考慮し、最適な設計を追求します。
・物理検証と最適化
設計したレイアウトに対して、DRC(デザインルールチェック)、LVS(レイアウト対回路図検証)、 ** ERC(電気ルールチェック) ** などの物理検証を実施します。
検出された課題に対しては、修正・最適化を行い、品質を担保します。
・寄生抽出と特性評価
レイアウト後の寄生要素を正確に抽出し、シミュレーションを通じて特性評価を行います。
・Cadence環境での設計遂行
Cadence Virtuoso環境を最大限に活用し、Virtuoso Layout Suite、Assura/PVS、QRCなどの設計ツールを用いて効率的に業務を進めます。
・関連部署との連携
デジタル設計者、プロセスエンジニア、テストエンジニアなど、社内外の関連部署と密接に連携し、プロジェクトを円滑に推進します。
ご応募お待ちしております!
- 応募資格
-
- 必須
-
＜必須スキル＞
▼いずれか必須
・1.2n BiCDMOSプロセス経験又はそれに準じるスキルのある方
・Cadence環境にて設計経験ある方
・レイアウト設計、検証を自走出来る方
- 雇用形態
- 正社員
- 勤務地
- 東京都
- 年収・給与
- 481～589万円
