募集要項
- 仕事内容
-
＜仕事内容＞
今回おまかせする業務はCISアナログレイアウト設計です。
【具体的には】
■アナログ回路レイアウト設計・最適化
・CIS向けアナログ回路ブロックのレイアウト設計を行います。
・TSMC 12nm FinFETプロセスの特性を最大限に引き出し、性能・面積・消費電力・ノイズなどの制約を考慮した最適な配置・配線を追求します。
■物理検証と修正
・設計したレイアウトに対し、DRC(デザインルールチェック)、LVS(レイアウト対回路図検証)、ERC(電気ルールチェック)といった物理検証を自走で実施します。
・検出された問題点を特定し、回路設計者と連携しながら修正・最適化を進めます。
■Cadence環境での設計遂行
Cadence Virtuosoを含む関連ツールを駆使し、効率的かつ高品質な設計を実現します。
ご応募お待ちしております!
- 応募資格
-
- 必須
-
＜必須スキル＞
▼いずれか必須
・1.2n BiCDMOSプロセス経験又はそれに準じるスキルのある方
・Cadence環境にて設計経験ある方
・レイアウト設計、検証を自走出来る方
- 雇用形態
- 正社員
- 勤務地
- 東京都
- 年収・給与
- 481～589万円
