募集要項
- 仕事内容
-
＜仕事内容＞
今回おまかせする業務は高速IF回路設計・検証です。
【具体的には】
■高速インターフェース(IF)回路の設計
PCle，USB，DDR，SerDesなどの高速IF回路ブロックのアーキテクチャ検討から詳細設計までを担当します。
・高速信号伝送における信号品質、ノイズ、ジッタ、消費電力などを考慮した回路設計を行います。
■回路シミュレーション・特性評価
・SPICEなどの回路シミュレーターを用いて、設計した回路の機能、性能、特性を詳細に評価します。
・シミュレーション結果に基づき、回路の最適化や問題点の特定・改善を行います。
■レイアウト設計者との連携
・設計した高速IF回路の意図や性能要件を正確にレイアウト設計者に伝え、密接に連携しながら最適なレイアウト設計を実現します。
・レイアウト後の寄生抽出結果をフィードバックし、再シミュレーションによる性能検証を行います。
■検証環境構築とデバッグ
・回路検証環境の構築やテストパターンの作成を行い、機能検証、性能検証を実施します。
・試作チップの実測評価にも関わり、デバッグを通じて設計の最終確認を行います。
■Cadence環境での設計遂行
・Cadence Virtuosoを含む関連ツールを駆使し、効率的かつ高品質な設計を実現します。
■Verilogを用いた検証支援
・必要に応じて、Verilog等の記述言語を用いてデジタル連携部の検証やモデル作成を支援します。
ご応募お待ちしております!
- 応募資格
-
- 必須
-
＜必須スキル＞
▼いずれか必須
・T40n以降の設計プロセスにて設計経験ある方
・Cadence環境にて設計経験がある方
・回路設計・検証を自走出来る方
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 年収・給与
- 481～589万円
