募集要項
- 募集背景
- 増員募集です。半導体製品開発の引き合い増加により、ASIC開発フロントエンドエンジニアの増員が必要になりました。
- 仕事内容
-
【ミッション】
自社のAIプロセッサや画像処理プロセッサ等のハードウエアIPのRTL設計や、SoCアーキテクチャ設計を含むASIC開発を担っていただきます。
【業務詳細】
・AI・画像処理プロセッサの設計：AIプロセッサや画像処理プロセッサ用のハードウェアIPを論理レベルで開発。
・設計言語（Verilog、SystemVerilogなど）を使用し、高性能で低消費電力の最適化設計。
・SoCのアーキテクチャ設計：複数のIPを統合し、CPUコア、メモリ、インターフェースを組み合わせた全体の構造設計。
・ASIC設計・開発：仕様設計からマイクロアーキテクチャ設計、論理設計までを行い、チップ設計を進める。
・チーム連携：ソフトウェア開発チームや外部パートナー企業とも協力しながら、設計改善や性能向上を目指す。
【働きがい】
同社は、特にGPU技術やAI向けのプロセッサ開発に特化した技術企業です。
高い専門性（技術力）を持った優良メーカーという立ち位置を確立しています。GPU（グラフィックス・プロセッシング・ユニット）IPの設計・開発で国内外に高い評価を受けており、日本発のGPUベンダーとして希少な存在です。車載、産業機器、組込み機器、ゲーム機向けに特化したGPUやAI向けプロセッサを開発しており、ニッチながらも堅実な市場をターゲットにしていることが特徴です。
社長も技術者出身であり、技術ドリブンを大事にしている会社です。
【同社の強み】
・任天堂のゲーム機「3DS」にグラフィックス技術が採用された実績があります。また、近年はAI事業に注力しているとともに、アミューズメント市場向けLSIを量産・販売を行っています。
【将来的に従事する可能性のある仕事内容】
同社業務全般
【所属部署情報】
開発本部への配属になります。
- 応募資格
-
- 必須
-
【必須要件】
・RTLを用いたハードウェアIP設計、SoCアーキテクチャ設計、ASIC設計の実務経験
・論理合成、タイミングクロージャ、PPA (Power, Performance, Area) 最適化に関する知識と実務経験
- 雇用形態
- 正社員
- 勤務地
-
■東京本社
東京都中野区中野四丁目10番2号 中野セントラルパークサウス16階
JR中央線・東京メトロ東西線「中野」駅から徒歩5分
＜将来的に勤務する可能性のある場所＞
本社および全ての支社、営業所
＜受動喫煙防止策＞
屋内に喫煙可能室設置
- 勤務時間
-
裁量労働制 専門業務型裁量労働制
みなし労働時間：9時間
休憩時間：1時間
- 年収・給与
-
年収：500～1000 万円
月給制
基本給：291700円～583000円
残業代：全額支給
一律（固定）手当：開発技術手当 125100円
通勤手当：あり 実費支給 (上限あり30000円)
賞与：あり 業績に応じて支給（5月）
昇給：あり 年1回
- 待遇・福利厚生
-
確定拠出年金、関東ITソフトウエア健康保険組合、ベネフィット・ステーション（eラーニング800コース超、映画・旅行等の各種割引等）
従業員持株会（奨励金20％）、表彰制度他、同好会支援制度、書籍購入制度
- 休日休暇
-
【年間休日】124日
【休日内訳】 完全週休2日制 土曜日,日曜日,祝日,年末年始休暇,産前・産後休暇,特別休暇
- 選考プロセス
-
面接3回
1次面接（オンライン一次面接）→2次面接（コーディングテスト＋オンライン適性検査）→最終面接（役員対面面接＋社内見学）
※上記の選考プロセスは予定であり、変更になる場合があります。
