募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
Ｒｉｃｈｔｅｋ Ｊａｐａｎ株式会社での募集です。＜和文＞
商品企画・商品開発（技術系）のご経験のある方は歓迎です。
【職務目標】
ミックスドシグナル検証エンジニアは、アナログおよびデジタル設計エンジニアと協力し、ミックスドシグナルICのシステムレベル、トップレベル、および高レベルシミュレーション検証に貢献します。
【主な責任】
・ミックスドシグナルIC向けアナログおよびデジタル混合モデル手法を開発する。
・設計者と協力し、開発されたモデル機能の妥当性を確認する。
・製品のアプリケーション用途に応じたテストシナリオを作成する。
・システムレベル検証全体を統括する。
・シミュレーションの最適化と問題解決のために、アナログおよびデジタルエンジニアと連携する。
【主要業績評価指標】
・シリコン/ICの機能。
・目標検証カバレッジと検証工数のトレードオフを調整する。
・モデルと回路図の機能的等価性、およびモデルのシミュレーション性能。
・社内規則およびガイドラインの遵守を確保する。
＜英文＞
【Job Purpose】
The mixed signal verification engineer contributes to system level top level and higher level simulation verification of mixed signal IC in cooperation with analog and digital design engineers.
【Principal Accountabilities】
・Develop analog and digital mixed model methodology for mixed signal IC.
・Work with designers to ensure the validity of developed model functionality.
・Create test scenario according to the application usage of product.
・Responsible for complete system level verification.
・Commu…
- 応募資格
-
- 必須
-
＜和文＞
【必須】
・半導体ICの設計または検証（デジタルまたはアナログ）の3年以上の経験
・個人としてもチームとしても業務を遂行できる能力
【望ましい】
・Cadence Virtuosoに関する十分な知識
・Perl、Tcl、Pythonなどのスクリプト言語に精通している
・Cadence Virtuosoの使用経験
・アナログまたはデジタル回路設計スキル
＜英文＞
【Must】
・At least 3 years’ experience in semiconductor IC design or verification （digital or analog）
・Ability to work both independently and as part of a team
・Good communication skill in Japanese or English
【Desirable】
・Thorough knowledge of Cadence Virtuoso
・Familiarity with scripting languages such as Perl Tcl or Python
・Experience of Cadence Virtuoso
・Analog or digital circuit design skill
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- 勤務地
- 東京都
- 勤務時間
-
【就業時間】09:00 ～ 18:00
【労働時間制等】通常の労働時間制
- 年収・給与
-
【年収】700万円 - 1500万円
- 待遇・福利厚生
-
【通勤手当】全額支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
- 休日休暇
-
【有給休暇】入社7ヶ月目には最低10日以上
【休日】完全週休二日制
土
日
祝日
年末年始
- キャリアパス・評価制度
- 【昇給】年1回 (月)
