募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
Ｒｉｃｈｔｅｋ Ｊａｐａｎ株式会社での募集です。＜和文＞
商品企画・商品開発（技術系）のご経験のある方は歓迎です。
【職務目標】
アナログ設計エンジニアは、デジタルエンジニアおよびアプリケーションエンジニアと連携し、ミックスドシグナルICのアナログ回路を設計します。目標仕様に基づき、ブロックレベルおよびトップレベル設計を実施します。
【主な責任】
・機能、コスト、低消費電力の制約を満たし、仕様準拠を保証する最適化されたアナログブロックの設計。
・ミックスドシグナルICのアナログブロックの設計、検証、シミュレーション。
・ミックスドシグナルIC製品のシステムおよび設計戦略を実現するために、目標仕様を解釈する。
・レイアウトチームを指導し、レイアウト品質を確保する。
・アナログ、デジタル、レイアウトの設計レビューおよび検証レビューに貢献する。
・シリコンデバッグと設計特性評価を推進する。
・テストエンジニアおよびDfTエンジニアと緊密に連携し、テスト戦略を策定し、テストプログラムを円滑に立ち上げる。
【主要業績評価指標】
・初回から適切な設計を、納期通りに、設計仕様に沿って実施する。
・タイムリーかつ正確なドキュメント作成。
＜英文＞
【Job Purpose】
The analog design engineer designs analog circuits of mixed signal IC with digital and application engineers delivering block and top level design from the target specification
【Principal Accountabilities】
・Design of optimized analog blocks meeting functional cost and low power constraints and ensure spec. compliance.
・Design verification and simulation of analog blocks of mixed signal IC.
・Interpret target specifications to a…
- 応募資格
-
- 必須
-
＜和文＞
【必須】
・アナログまたはミックスシグナルIC設計における3年以上の経験
・トランジスタレベルの回路設計およびシステムレベルの設計に関する知識とスキル
・Spectre/Spiceなどのアナログシミュレーションの使用経験
・独立して作業することも、チームの一員として作業することもできる能力
【望ましい】
・電源管理IC、スイッチングレギュレータの設計経験
・Cadence Virtuosoに関する十分な知識
＜英文＞
【Must】
・At least 3 years’ experience in analog or mixed signal IC design
・Knowledge and skill of transistor level circuit design and system level design
・Experience of using analog simulation such as Spectre/Spice
・Ability to work both independently and as part of a team
【Desirable】
・Power management IC switching regulator design experience
・Thorough knowledge of Cadence Virtuoso
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- 勤務地
- 東京都
- 勤務時間
-
【就業時間】09:00 ～ 18:00
【労働時間制等】通常の労働時間制
- 年収・給与
-
【年収】700万円 - 1500万円
- 待遇・福利厚生
-
【通勤手当】全額支給
【社会保険】健康保険
厚生年金
雇用保険
労災保険
- 休日休暇
-
【有給休暇】入社7ヶ月目には最低10日以上
【休日】完全週休二日制
土
日
祝日
年末年始
- キャリアパス・評価制度
- 【昇給】年1回 (月)
