募集要項
- 募集背景
- 非公開情報も含むため、詳しくは求人紹介時に担当コンサルタントよりご案内いたします。
- 仕事内容
-
LSI設計/検証を行っている企業での募集です。■先端のデジタルLSI分野である、車載や産業用機器に内蔵される半導体の回路設計/稼働検証（＊主に2～5名のユニットでプロジェクトを遂行）
弱電回路設計のご経験のある方は歓迎です。
・単なるRTL設計や検証だけでなく、フォーマル検証やSystem Verilogを用いた検証環境の自動化など、高度な検証技術を付加価値として開発を行います。
現在のLSIはCPUが内蔵されるなど、システムの1チップへの集約が進んでいるため開発段階からどのように性能を高めるかを提案できることが今後重要になると考え、フォーマル検証や高位設計の研究も行っています。
[仕事の流れ]
（1）顧客の設計・検証の課題を解決するため、検証技術を活かした各種提案を営業担当と行います。
（2）プロジェクト管理手法や検証環境自動化、検証ドキュメント類整理・フォーマットの変更や、不具合の混入しにくいRTL設計、自社製品を用いた性能検証の提案等を実施します。
（3）受注後、提案内容に沿った設計・検証を行います。複数人で担当するプロジェクトは、プロジェクトマネージャーの下、個々人が担当する部分を完了させていきます。
【職務内容】
車載や産業用機器に内蔵される半導体の回路設計/稼働検証を行います。先端のデジ
タルLSI分野です。
2～5名のユニットでプロジェクトをこなしていきます。
単なるRTL設計や検証だけでなく、フォーマル検証やSystemVerilogを用いた検証環境の自動化など、高度な検証技術を付加価値として開発を行います。
現在のLSIはCPUが内蔵されるなどシステムの1チップへの集約が進んでいます。
そこで、単なる機能検証ではなく、性能を開発段階からどう出していくかを
提案できることが今後重要になると考え、フォーマル検証や高位設計の研究も行っています。
また、車載向けの半導体では、機能安全規格（ISO26262）への対応が必須になっています。
この機能安全分野の業務拡大にも取り組んでいます。
- 応募資格
-
- 必須
-
【応募要件】
■LSI/FPGAのデジタル回路設計経験（Verilog・VHDLでの設計・検証経験）
【尚可】
■画像処理回路の設計経験
■車載向けLSIの設計経験
■高速IFを搭載したLSIやFPGAの設計経験
- フィットする人物像
-
JAC Recruitmentでは、担当コンサルタントが直接企業へ訪問。だからお伝えできることがあります。
面談の際に、採用担当者からお聞きした情報やコンサルタント自身が感じた選考のポイントを皆さまへお届けします。
- 雇用形態
- 無期雇用
- ポジション・役割
- 管理職
- 勤務地
- 神奈川県
- 勤務時間
-
【就業時間】09:00 ～ 18:00
【労働時間制等】管理監督職
- 年収・給与
-
【年収】750万円 - 850万円
- 待遇・福利厚生
-
【通勤手当】全額支給 上限3万円/月額
【社会保険】健康保険
厚生年金
雇用保険
労災保険
- 休日休暇
-
【有給休暇】初年度 11日 7か月目から
【休日】週休二日制
（土日、祝日）夏期・冬期休暇 慶弔休暇 年末年始
※年に2～3回程度土曜日出勤がございます。
- キャリアパス・評価制度
- 【昇給】年1回 (4月)
