募集要項
- 募集背景
- 増員
- 仕事内容
-
【パソナキャリア経由での入社実績あり】【ミッション】
■キヤノングループにて、業界をリードするCMOSイメージセンサ・SPADセンサなどのイメージングデバイスの設計業務を担当いただきます。仕様設計からレイアウトまで多岐にわたり、最先端テクノロジーに挑戦できる環境です。
【職務内容】
・イメージングデバイスのチップトップ設計推進（仕様設計～テープアウト）
・SystemVerilog、Verilog-AMS、Spice等によるミックスドシグナル設計検証
・アナログ・デジタル混在のチップトップレイアウト設計および物理検証
・設計部門・プロセス部門・テスト部門・組み立て部門との連携による製品開発
【キャリアパス】
・20代～30代半ば：研修・実務で基礎技術を習得、プロジェクトメンバーとしてスキルアップ
・30代半ば～40代半ば：リードエンジニアとして設計検証・プロジェクト推進、若手指導
・40代半ば以降：技術戦略策定、設計効率・品質向上への貢献
【募集背景】
■イメージングデバイスは技術革新が激しく、全社一丸で迅速な意思決定と独自技術開発を進めています。市場拡大・高品質開発のため、情熱とチャレンジ精神のあるエンジニアを募集します。
【教育体制・チーム体制】
・社内教育プログラムや社外研修を活用可能、自己成長のための学習機会が充実
・各開発テーマごとに少人数チームで協力し、幅広い部門と連携して開発を推進
【本ポジションの魅力】
チップ全体を統括できるため、製品づくりの実感があります。設計部門だけでなく、プロセスやテスト、組み立て部門とも密接に連携し、幅広い技術や知識を身につけられるのが特徴です。革新的なイメージセンサ開発に携わるため、日々新しい技術に出会える刺激的な職場です。チャレンジ精神のある方が成長できるやりがいのある環境です。
【転職者の声】
入社後、ロジック設計の経験を経てCMOSイメージセンサのチップトップ設計業務を担当しています。仕様調整から設計・実装まで幅広く携われるため、知識が広がるだけでなく、自分の仕事が製品にどんな影響を与えるかを実感できます。また、グローバルメーカーであるキヤノンの最先端製品…
- 応募資格
-
- 必須
-
■イメージングデバイス全体または回路ブロックのモデリングスキル■MixedSignal検証のDebug経験
■省電力レイアウトのご経験
■アナログ/デジタル回路の理解
- 歓迎
-
■部門横断的なプロジェクト調整
■Cadenceツール利用
■最新技術動向の把握と応用
- フィットする人物像
- 応募資格をご覧下さい
- 雇用形態
- 正社員
- 勤務地
- 神奈川県
- 勤務時間
- 08:30～17:00
- 年収・給与
- 500万円～850万円
- 休日休暇
-
完全週休二日（土日） [休日]原則土日、祝日
[休暇]年次有給休暇（20日、初年度は入社月による） 、年末年始、5月連休、夏期休暇、フリーバカンス休暇（5日間） 、リフレッシュ休暇（勤務年数に応じて）、慶弔休暇
