募集要項
- 募集背景
- 事業拡大に伴い増員での募集を行います。
- 仕事内容
-
OA、FA機器に搭載されるASIC、SOCのデジタル回路設計、検証をお任せします。
お客様との仕様整合、CPUやIP(DDR, PCIe,USB,SD,Ether)選定から始まり、社内のレイアウトチームにRTLリリースするまでの一連の作業を実施いただきます。
【具体的には】
以下のいずれかの職務を実施いただきます。補助、メインはスキルに応じて相談して決めます。
・CPU－バス設計
・IP(PCIe,USB,SD,Ether)受入れとしての設計・検証
・顧客の要望に応じた回路設計・検証
・Chip全体の検証
【職責】
・プロジェクトリーダ（5～20人。協力会社を含む）
・担当モジュールの責任者（規模・難易度により1~5人など変わります）
・上流設計起因でのリメイクの撲滅
・部員の上流設計スキルの底上げ
・上流設計の効率化と、工数低減
【期待する成果】
・採用目標を達成している
・新しいことを学ぶ学習意欲
・お客様との密なコミュニケーション
・課題発生時にはスピード感をもって関係他部署を巻き込んで解決を図る課題解決力
・現状の業務の手法を変革し、新しい手法を創造する、革新力と想像力
・コスト削減、スケジュールを遵守する管理能力
【将来的に従事する可能性のある仕事内容】
同社業務全般
【所属部署情報】
大阪本社 ASIC事業本部 第1開発部への配属です。
- 応募資格
-
- 必須
-
【必須要件】
・Verilog-RTL設計および検証のご経験
・デジタル回路の仕様策定のご経験
・組み込みソフトウェア開発のご経験
- 雇用形態
- 正社員
- 勤務地
-
本社：大阪府大阪市淀川区宮原1丁目1番1号 新大阪阪急ビル
交通：ＪＲ新大阪駅 徒歩1分
＜リモートワーク＞
一部リモートOK（出社要）
週1～2日
在宅勤務は月間営業日数の40%未満を目安に、上司が業務上支障が無いと判断した場合に認められます。フル在宅勤務は不可です。
＜将来的に勤務する可能性のある場所＞
本社および全ての支社、営業所
＜受動喫煙防止策＞
敷地内全面禁煙
- 勤務時間
-
フレックスタイム制 1日の標準労働時間：8時間
休憩時間：1時間
月平均残業時間：20時間
- 年収・給与
-
年収：550～1000 万円 月給制 基本給：320000円
残業代：全額支給
通勤手当：あり 実費支給 (上限あり50000円)
賞与：あり 年２回
昇給：あり 年1回
- 待遇・福利厚生
- 退職金制度：前払退職金制度と確定拠出年金制度の選択制、寮社宅、持株制度、財形貯蓄、リロクラブ加入（提携保養所利用可）、確定拠出年金制度
- 休日休暇
-
【年間休日】125日
【休日内訳】 完全週休2日制 土曜日,日曜日,祝日,夏季休暇,年末年始休暇,産前・産後休暇,育児休暇,特別休暇
- 選考プロセス
- 書類選考→適性検査→1次面接→2次面接→内定
